基于CPLD的简易数字频率计设计与实现.docx

宜宾职业技术学院 毕业论文 基于CPLD的简易数字频率计设计与实现 系 部 电子信息与控制工程系 专 业 名 称 电子信息工程技术 班 级 电 子 1 1 4 0 2 班 姓 名 余 婷 学 号 201417366 指 导 教 师 唐 军 2016年9月20日  宜宾职业技术学院电子信息与控制工程系 基于CPLD的简易数字频率计的设计与实现 PAGE \* MERGEFORMAT2 基于CPLD的简易数字频率计设计与实现 摘 要 本次设计了一种简单的基于可编程逻辑器件（CPLD）的数字频率计，以EPM570T144C5N为控制核心，把50hz正弦信号转换为方波信号再送入到EPM570T144C5N中并对此输入信号进行频率的检测，并且把设置好的控制电路、计数电路、锁存电路、译码电路连接起来写入EPM570T144C5N，其中检测结果显示部分同样是采用EPM570T144C5N采集处理信号，用4位7段数码管进行显示。 测试结果表明该频率计有测量精度较高，灵敏度较好，成本较低，功耗小的特点，可用于电子行业的项目