数字电子技术基础第五章 时理序逻辑电路.pptVIP

(3)写输出方程 (2)将驱动方程代入特性方程得状态方程 (4)由前述三个方程组，求出状态转换表和状态转换图。 分析基本原理图后得出的结论： (1)该计数器为4位二进制加法计数器，每16个脉冲循环一次(模值为16)，也称16进制计数器； (2)由于Q0是CP的二分频，Q1是CP的四分频，Q2是CP的八分频，Q3是CP的十六分频，因此该计数器也可当分频器用。 集成4位二进制加法计数器74LS161 同步置数 异步置0 计数使能 置数输入端 输出状态 进位输出端 LD RD EP ET D3~D0 Q3~Q0 C 74LS161 逻辑功能示意图 计数 1 1 1 1 保持(保持进位) 保持(清除进位) 0 1 X 0 1 1 1 1 X X 同步置数 X X 0 1 异步置0 X X X 0 X 状态 EP ET LD RD CP 4位同步二进制加法计数器74LS161的功能表 对基本原理图分析： b.减法计数器 基本原理图 (1)写驱动方程 (3)写输出方程 (2)将驱动方程代入特性方程得状态方程 (4)由前述三个方程组，求出状态转换表和状态转换图。 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 输出B Q3 Q2 Q1 Q0 计数顺序 4位二进制 减法计数器 状态转换表 c.集成同步二进制加/减计数器 (74LS191) 输入脉冲 低电平加计数 高电平减计数 异步置数 计数使能 当C/B=1时，输出负脉冲 LD U/D D3~D0 Q3~Q0 C/B 74LS191 逻辑功能示意图 CPI S CPO 进位/借位输出端 减法计数 1 1 0 加法计数 0 1 0 保持 X 1 1 X 预置数(异步) X 0 X X 状态 U/D LD S CP 4位同步二进制加/减法计数器74LS191的功能表 例 P287 图6.3.17 具有两个脉冲源的同步二进制加/减法计数器74LS193。 2. 同步十进制计数器 加法计数器74LS160 减法计数器 加/减(可逆)计数器74LS190 同步十进制加法计数器要实现如下功能： 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 基本原理图 a.同步十进制加法计数器 提问： 如何分析?指出分析步骤。 (1)写驱动方程； (2)将驱动方程代入特性方程得状态方程； (3)写输出方程 (4)求出状态转换表和状态转换图。 集成：十进制加法计数器74LS160 LD RD EP ET D3~D0 Q3~Q0 C 74LS160 逻辑功能示意图 74LS160和74LS161的引脚及逻辑功能完全相同，不同之处仅在于74LS160是十进制计数器，74LS161是十六进制计数器。 逻辑功能表同74LS161。 计数 1 1 1 1 保持(保持进位) 保持(清除进位) 0 1 X 0 1 1 1 1 X X 同步置数 X X 0 1 异步置0 X X X 0 X 状态 EP ET LD RD CP 同步加法计数器74LS161/74LS160的功能表 b.同步十进制减法计数器 基本原理图 提问： 如何分析?指出分析步骤。 (1)写驱动方程； (2)将驱动方程代入特性方程得状态方程； (3)写输出方程 (4)求出状态转换表和状态转换图。 集成：十进制加/减法计数器74LS190 74LS190和74LS191的引脚及逻辑功能完全相同，不同之处仅在于