数字电子电路课件第对6章6.6.pptVIP

* 时序逻辑电路的设计，就是要求设计者根据具体的逻辑问题要求，设计出完成这一逻辑功能要求的电路。 6.3.1 时序逻辑电路设计的一般步骤： （一） 建立原始状态转移表（图） （二）简化原始状态转移表（图） （三）状态分配（状态编码） （四）求驱动方程、输出方程 （六）画逻辑电路图 （五）检查能否自启动 6.3 时序逻辑电路设计 首先是根据设计要求，分析清楚电路的输入和输出，确定有多少种输入信息需要“记忆”，对每一种需要“记忆”的输入信息规定一种状态来表示，根据输入的条件和输出的要求确定状态之间的关系，从而构成原始状态图（表）。 （一） 建立原始状态转移表（图） 原始状态图（表）是用图形和表格的形式将设计要求描述下来。这是设计时序逻辑电路关键的一步，是以下设计的依据。 构成原始状态图和原始状态表的方法： 例6-5 设计用来检测二进制输入序列的检测电路，当输入 序列中连续输入4位数码均为 1 时，电路输出1。 解: 做出其原始状态图和原始状态表 101 110 011 001 111 010 100 F E D C B G H A 000 0 0 1 1 1 0 0 0 0 0 0 1 1 1 1 1 /0 /0 /0 /0 /0 /0 /0 /0 /1 /0 /0 /0 /0 /0 /0 /0 A/0 C/0 G/0 B/0 F/0 H/0 C/0 E/0 G/0 B/0 F/0 H/1 A/0 E/0 D/0 D/0 H G F E D C B A 1 0 S(t) N(t) X /Z D C B A 0 1 11 111 0 1 0 0 0 1 1 1 /0 /0 /0 /0 /1 /0 /0 /0 D/1 C/0 B/0 A/0 A/0 A/0 A/0 D/0 A B C D 0 1 S N/Z X 1 1 1 1 1 0 0 0 0 S0 0 1 S1 S2 11 S3 111 S4 1110 S5 11100 0 S6 111001 /0 /0 /0 /0 /0 /0 /0 /0 /0 1 /0 0 /1 /0 0 /0 1 /0 例： 解： 设计巴克码1110010序列信号检测器，收到此信号输出1，否则输出0。 S0/0 S1/0 S2/0 S3/0 S3/0 S1/0 S6/0 S2/0 S7/1 S0/0 S5/0 S4/0 S0/0 S0/0 建立原始状态转移图（表） X S S1 S0 S2 S3 S4 S5 S6 0 1 N/Z 完全描述状态转移表的状态简化： 几个基本概念：（P.208） 1 当两个状态“等价”，则这两个状态可以合并为一个状态。 两个状态等价的条件： 1. 在所有输入条件下，两个状态对应的输出完全相同。 2. 在所有输入条件下，两个状态的状态转移效果完全相同。 这两个条件： 若满足条件1，则说明这两个状态有可能等价， 若不满足条件1，则肯定不是等价状态。 再看是否满足条件 2。 （二）简化原始状态转移表（图） 2 转移效果相同 下一状态一一对应相同 1 ａ. 次(新)态相同 [ａ　ｂ;ｃ　ｂ] ｂ. 次(新)态=原态 [ａ　ａ;ｃ　ｃ] ｃ. 次(新)态互换 [ａ　ｃ;ｃ　ａ] S1 状态 　 S3 S2 状态 　 S4 若： S3 和 S4 等价，则 S1 和 S2 也等价 S3 和 S4 不等价，则 S1 和 S2 也不等价 所以：S3、S4 等价是 S1 、S2 等价的隐含条件。 S1、S2 状态对和 S3 、S4 状态对互为隐含条件。 3 等价状态有传递性： 若 S1 和 S2 等价， S2 和 S3 等价， 则 S1 和 S3 也等价。 2 3 AC BD AE BF CE DF AG BH CG DH EG FH AC BD AE BF AG BH AC BD CE DF CG DH AC BD AE BF CE DF BG HF AE BF CE DF 化简步骤： ⑴ 建立隐含表找等价状态对。 对于例6-5： 横向去尾 H 纵向去头 A 每个小方格代表一个状态对。 A B C D E F G B C D E F G H AC AE AG BF CE CG EG 等价状态对： A/0 C/0 G/0 B/0 F/0 H/0 C/0 E/0 G/0 B/0 F/0 H/1 A/0 E/0 D/0 D/0 H G F E D C B A 1 0 S(t) N(t) X