第14章集成电路版图设计.pptVIP

Place cells * * 生成时序文件 * 寄生参数提取 * 时序分析 * * 生成时钟树文件 * 调试的方法 insert and delete buffers upsize and downsize cells change cell position ? * 布线 * 基本布线方式 * 布时钟 * 生成SDF文件 * * * * * 版图验证----DRC and LVS 1.设计规则检查(DRC) 2.版图寄生参数提取(LPE) 3.寄生电阻提取(PRE) 4.电气规则检查(ERC) 5.版图与线路图比较程序(LVS) * * DRC 文件 * * * * * * 共85页 * 版图设计中的相关主题 Antenna Effect Dummy 的设计 Guard Ring 保护环的设计 Match的设计 * 共85页 * Antenna Effect 原因：大片面积的同层金属。导致：收集离子，提 高电势。结果：使氧化层击穿。解决如下： * 共85页 * MOS dummy 在MOS两侧增加dummy poly。 添加dummy管，可以提供更好的环境一致性。 * 共85页 * RES dummy 类似于MOS dummy方法增加dummy，有时会在四周都加上。 * 共85页 * CAP dummy * 共85页 * Interconnect 关键走线与左右或上下走线的屏蔽采用相同层或中间层连接VSS来处理。 也可增大两者间的间距来减少耦合。 * 共85页 * 　　　　Guard Ring的设计 * 共85页 * 深阱guard ring 提供深阱工艺（DNW），可以用来有效隔离不同模块间的噪声。 这种隔离保护技术只应用在1.8V情况下。且只对NMOS管进行保护。 * 共85页 * MOS的match 对于大的宽长比的MOS管，常采用多指结构，降低栅电阻，减少噪声，提高工作的频率。 但是过多的fingers则是不利的。 * 共85页 * MOS管的对称性 差分对管： * 共85页 * 一维中心对称的MOS管layout LEF LEF 文件是cell几何信息库的文件格式，根据LEF文件的信息决定怎样布局，怎样走线，怎样生成通孔等等。 由生产厂商提供。 由Cadence的工具Virtuoso的Abstract生成。 * * * * * * 一个Cell的Abstract * * TLF文件 * 第二部分 自动布局布线 * 导入文件 * 放置I/O * 加Block * 加Ring * * 加 Stripes * 共85页 共85页 共85页 共85页 第十四章 版图设计 * * * 共85页 * 微电子工艺流程简介 　主要介绍N阱CMOS工艺流程，用到的wafer是p型衬底，要用nWELL来构建p沟器件，而n型MOS管就构建在p衬底上。 * 共85页 * 第一张mask定义为n-well　mask 离子注入：制造nwell。 * 共85页 * 第二张mask定义为active mask。 有源区用来定义管子的栅以及允许注入的p型或者n型扩散的源漏区。 * 共85页 * 第三张mask为poly mask： 　　包含了多晶硅栅以及需要腐蚀成的形状。 * 共85页 * 第四张mask定义为n＋mask， 　　用来定义需要注入n＋的区域。 * 共85页 * 第五张mask是p＋mask。 　p＋在Nwell中用来定义PMOS管。 * 共85页 * 第六张mask就是定义接触孔。 腐蚀SiO2到需要接触的层的表面。其次要能够 使金属接触到扩散区或者多晶硅区。 * 共85页 * 第七张mask就是金属1（metal1）。 需要选择性刻蚀出电路所需要的连接关系。 0.35umCMOS的工艺层 * Fig. MET5 MVIA5 pattern P-sub NWELL PWELL N-PKT P-PKT P- N- N+ STI P+ PETEOS TiSi2 SiN USG PSG W Ti/TiN W W MET1 MVIA1 MET2 MET3 MET4 MVIA2 MVIA3 MVIA4 IMD2 IMD3 IMD4 IMD1 SiN PSG MET5 Pa