基于数据通路各运算部件的通用数字信号处理器设计与实现-微电子学与固体电子学专业论文.docxVIP

基于数据通路各运算部件的通用数字信号处理器设计与实现-微电子学与固体电子学专业论文.docx

  1. 1、本文档共82页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
山东太学硕士学位论文摘要 山东太学硕士学位论文 摘要 伴随着微电子学,数字信号处理技术和计算机技术等学科的飞速发展 而产生的数字信号处理器(DSP),是一种体现这三个学科综合研究成果的 新型微处理器。微电子技术突飞猛进,工艺特征尺寸以减小到0.18微米以 下,O.13微米的工艺已经成熟,目前已经下降到90纳米的水平。基于集 成电路工艺的提升,代表集成电路发展水平的微处理器也不断的更新换代, 性能越来越高。数字信号处理器的发展更是如此。 本文介绍了自行设计的一款商性能16位定点通用DSP。研究的重点 是基于DSP数据通路如何设计和实现各运算部件单元。在体系结构设计上, 采用6级流水线,使流水线的控制相对简单,流水线的吞吐率也较高:总 线结构采用改进的哈佛结构,能够保证DSP有足够的数据吞吐率,为计算 部件提供数据;采用高速的乘累加累减单元,保证单时钟周期完成一次乘 累加累减运算;采用并行技术,单时钟内完成一次运算和从存储器读取两 个操作数:采用“零开销”循环技术,提高循环指令执行的效率:采用延 迟转移,提高流水线的吞吐率;采用后变址寻址和位反寻址技术,提高访 存指令的效率。在行为级描述上,从数据通路和控制通路两个方面分别对 DSP进行行为建模。 本文简要的总结了通用DSP处理器设计方法与具体流程,为以后的设 计者提供了参考,使得设计过程中任务清晰。本文还探讨了一些关于芯片 验证和测试的测试方法。 关键字:数字信号处理(DSP),设计方法,乘法累加累减单元,实时信号 处理,高速ALU部件 山东大学硕士学位论文ABSTRACT 山东大学硕士学位论文 ABSTRACT With the rapid development of microelectronics,digital signal processing technologies and computer technologies,Digital Signal Processor emerged.As the technology makes progress rapidly in microelcctronics,the feature size has been reduced below 0.1 8 um,even 0.1 3 um and the technology of feature size O.09 um has been popular.Based 0n the improvement of technology,the microprocessor which represents the level of the integrated circuit is updated constantly and becomes stronger and stronger,so as the development of DSP. A 1 6-bit fixed-point DSP with high performance is introduced.The focus of this thesis is to design and implement the computational unit based on data path of DSP.A six—level pipelining is used when designing the architecture, which predigests the control of pipeline without loss of performance.The bus architecture accords with Modified Harvard architecture which can provide enough data rate for computing units.The MAC unit of the DSP is fast enough to accomplish a multiplication and an accumulation.The parallel technology is used that the DSP can do computation and get two oprands from on·chip memory in a single cycle.Zero—overhead loop is implemented and delay branch is realized to make the pipeline more efficient.Behavioral models are made for data path and control pat

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档