第三章集成电路中元器件.pptVIP

主要内容 ★ 集成电容 ★ 集成电阻 ★ 连线 一、集成电容 概 念 集成电容是二端元件，在集成电路中用于相位补偿、电源滤波、信号滤波、开关电容网络等，是最基本的无源元件之一； 集成电路中，除了专门制作的电容外，还存在许多极间电容和寄生电容。这些电容将使功耗增大，信号延迟，贷款变窄，运算误差增大，甚至产生自激； 设计时必须充分考虑电容的因素。 1. 多晶硅—扩散区电容 该电容制作在扩散区，其上极板是第一层多晶硅，下极板是扩散区，中间层的介质是氧化层。 CAB=COX*W*L=CoxAG 式中，Cox是单位氧化层电容，AG是电容面积。 举例：若要获得34.6pF的电容，需要多大面积电容。假设tox=100nm。 Cox=(8.854x10-12x3.9 F/m)/100x10-3um =(8.854x3.9*10-6 pF/um)/100x10-3um =3.46 *10-4pF/um2 AG= 34.6/3.46*10-4=105um2 需要硅片面积为105um2，面积很大，在集成电路中要尽量避免制作大电容。 这类电容具有较好的线性特性。 2. 多晶硅—多晶硅电容 该电容制作在场区上，其两个电极分别是两层多晶硅，中间的介质为氧化层。此类电容的线性特性较好，该电容的典型值为0.7fF/um2。 3. MOS电容—栅极与沟道之间的电容Cch 这种电容结构与MOS管一样，当栅极加上电压形成沟道时电容就存在了，其一个极板是栅极，另一个极板为沟道，沟道这一极由源极与漏极短接而引出。 这种电容具有单位面积的最大电容，实际上还存在沟道电阻问题。为减小沟道电阻，当L较大时，可将栅极做成梳状形式。 MOS电容是非线性电容，主要用于电源滤波电路。 4. “夹心”电容 总电容值C=C1+C2+C3+C4 该电容是一种线性电容，其底板寄生电容约为： Cp≈（50%~60%）C 5. MOS管的极间电容和寄生电容 MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。包括： 1. 栅极和沟道之间的氧化层电容C=CoxA 2. 衬底和沟道之间的耗尽层电容Cgb 3. 多晶硅与源、漏之间交叠而形成的电容Cgd、Cgs 4. 源、漏与衬底之间的结电容Csb、Cdb 二、集成电阻 概 念 电阻是二端元件，是最基本的无源元件之一； 在数字集成电路中可作为输入、输出静电保护电路，在模拟集成电路中则用处更多。 1. 方块电阻的概念 一块薄层矩形均匀导电材料的电阻为： 常用材料的方块阻值 2. 多晶硅电阻 多晶硅电阻做在电场上，其方块电阻较大。如果在做电阻的多晶硅处不掺入杂质，使其方块阻值更大，则可制作阻值很大的电阻。 3. N-P阱电阻 阱是低掺杂，方块阻值较大，因此大阻值的电阻可用阱来做。 阱的方块阻值典型值是： 4. MOS管电阻 工作在可变电阻区的MOS管可作为电阻，该电阻与Vgs的关系如下式： 5. 导线电阻 多晶硅导线和扩散区导线，都可作为导线电阻。 6. 拐弯电阻计算 三、连线 概 念 元件与元件之间必须通过“连线”才构成电路。理想的连线在实现连线的功能时，不应带来额外的寄生效应； 在集成电路中，用于连线的有：金属、扩散区、多晶硅等。 上图为连线的寄生模型，图中R为串联寄生电阻，C为并联寄生电容。连线越长，寄生参数也越大 对于不同材料的连线，其串联寄生电阻大小也有所不同。对应不同材料连线的方块电阻分别为： 课后作业 * * 第三章 集成电路中元器件 当材料和薄层厚度一定，则方块电阻就确定了，设计者只需要根据方块电阻值，通过改变长度与宽度之比，控制电阻值的大小。 连线上的寄生参数将对电路性能产生影响，如： 电源线上的寄生电阻会带来电源电压的衰减； 信号线上的寄生电阻和寄生电容将带来信号延迟； 导线互相平行或不同层导线交叉时，将带来相互串扰。 *