基于三维结构的SoC低功耗测试技术研究-计算机应用技术专业论文.docxVIP

表 格 表 2-1 集成电路发展趋势 7 表 3-1 两层结构测试结果 23 表 3-2 三层结构的测试结果 23 表 4-1 实验参数 32 表 4-2 HotSpot 结果 32 表 4-3 测试时间 32 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得 合肥工业大学 或其他教育机构的学位或证书而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签字： 杨年宏 签字日期：2011 年 4 月 29 日 学位论文版权使用授权书 本学位论文作者完全了解 合肥工业大学 有关保留、使用学位论文的规定，有权保留并向国 家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权 合肥工业大学 可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影印、缩印或扫描等 复制手段保存、汇编学位论文。 （保密的学位论文在解密后适用本授权书） 学位论文作者签名：杨年宏 导师签名： 王伟 签字日期：2011 年 4 月 29 日 签字日期：2011 年 4 月 29 日 学位论文作者毕业后去向： 工作单位： 电话： 通讯地址： 邮编： PAGE PAGE 10 第一章 绪论 1.1 研究背景 上个世纪 50 年代末期，美国德克萨斯仪器公司工程师 Jack Kilby 提出 了集成电路（Integrated Circuits，IC）的构想，从此之后这项科技彻底改 变了人类的生活。如今的人们生活工作中都离不开集成电路技术，我们家 庭中使用的电饭锅、洗衣机、冰箱；工作中处理文件需要的电脑、打印机 等设备中都有集成电路的贡献，可以说如果没有集成电路这项发明，人类 今天的生活不会如此便捷。 随着集成电路技术的不断发展，半导体制造工艺也不断升级换代。 2005 年，90 纳米技术的问世标志着集成电路技术进入了纳米时代；随后 的几年，相继出现了 65 纳米技术、45 纳米技术；而在 2009 年，Toshiba 公司宣布掌握了 32 纳米工艺技术，并于该年第三季度正式进入大规模量 产阶段；近期有报道称 28 纳米技术也已取得进展。由于晶体管尺寸的越 来越小，单个芯片上可集成的晶体管数目越来越多，IC 设计者能够将更多 的功能集成到单芯片上，进而出现了系统芯片（System-on-a-Chip，SoC）。 SoC 设计技术始于上个世纪 90 年代中期，能够实现在单个芯片上全 电子系统的集成，即把信号的采集、处理、输出等这个完整的过程集成起 到单个芯片中去，使之成为具有某种特定应用功能的电子系统晶片 [53]。 SoC 的出现给电子系统设计领域带来巨大的变革，目前已经成为了主流的 设计方法，图 1-1[54]是典型的 SoC 结构图。 图 1-1 SoC 的典型结构 近些年，IC 设计业界逐渐把目光集中到系统芯片 SoC 领域，SoC 性能 和规模与日俱增。一般来说，与传统的专用集成电路（Application Specific Integrated Circuit，ASIC）芯片相比较，SoC 芯片的规模要大，由于深亚微 米工艺的设计复杂度，使得设计 SoC 变得异常复杂，与此同时，也导致了 测试成本增长、测试时间增长和测试数据量增大，图 1-2[2]是 ITRS 于 2007 年发布的未来几年 IC 制造和测试成本所做的预测，从图中可以看出到 2012 年，芯片的测试成本将接近制造成本，因此 SoC 测试工作任重而道远。而 且为了保证测试的有效性，测试工作都在较高的时钟频率下完成，很多时 候就是电路正常运行时的时钟频率，也就是真速测试，所以导致测试器件 功耗较高。然而，对芯片进行晶圆级测试时，由于没有封装处理，此时的 芯片比较脆弱，如果承受较高的功耗，可能会影响芯片的使用寿命甚至使 其损坏。因此，低功耗的测试技术成为了学术界的研究热点。 图 1-2 芯片的制造成本与测试成本趋势 1.2 研究意义 随着集成电路设计造工艺的进步以及 SoC集成度的提高，面对日益复 杂的电路系统，测试芯片的所需要的数据量越来越大，测试变得越来越复 杂；另外，由于受到外部自动测试仪（Automatic Test Equipment, ATE）的 存储空间以及通道数目的限制，利用ATE对电路系统进行测试的成本越来 越高。由此可以看出，芯片测试业已成为 SoC领域所要面临的重大挑战， 所以说只有很好的解决这个问题，才能有效地降低芯片测试的成本。因此， 测试问题已经成为 SoC产业界所面临的首当其冲的问题，只有有