newch4存储器1.pptVIP

4.1 存储器概述 存储器是计算机的记忆部件，用于存储程序和被处理的数据以及运算的结果。 数据在存储器中的存储都以二进制形式存在。 4.1 存储器概述 1、存储器的分类 （1）按存储器在微机中的不同地位，可以分为： 主存：或称内存，它用来存放当前正在使用的或经常要使用的程序和数据，CPU可以直接对其进行访问。程序只有被放入内存，才能被CPU执行。 高速缓存：或称cache，介于CPU与主存之间的容量更小、而速度更快的存储器。 辅存：或称外存，它用来永久存放各种信息。 1、存储器的分类 （2）按存储介质（纪录0、1信息的物质）分类： （3）按存取方式分类： RAM随机存储器: ROM只读存贮器 CPU正常操作时，只能读取ROM中的内容，但对它的访问也是随机的。 一般在ROM中存放固定的程序和数据，如计算机系统的引导程序、监控程序、基本输入输出（BIOS）程序等，使计算机能够开机运行。 计算机系统在加电以后，马上就运行ROM中的引导程序，将系统程序从辅存中引入主存。 FLASH闪存 FLASH是一种非易失性的内存，是E2PROM的一种，与普通E2PROM存储单元的物理结构基本相同。其不同点在于FLASH是按数据块进行擦写，因此其擦写速度远高于普通E2PROM 。FLASH具有速度快、容量大和价格低等优点。因为它体积小，所以闪存卡在手机/数码相机/掌上电脑/MP3等设备上获得了广泛的应用。? 4.1 存储器概述 Cache的访问机制 主存先将某一小数据块移入Cache中，当CPU对主存某地址进行访问时，先通过地址映像变换机制判断该地址所在的数据块是否已经在Cache中，若在则访问Cache，称为“命中”，若不在则CPU直接访问主存，并同时将主存中包含该地址的数据块调入Cache中，以备CPU的进一步访问。 动态演示Cache访问过程 动画演示Cache机制 4.1 存储器概述 动态演示过程 4.2 主存储器 2、主存储器的操作过程 CPU访问存储器时，通常都通过地址寄存器MAR和存储器缓冲寄存器MBR进行。 当CPU需要从某一存储单元中读取数据时，首先将该单元地址送入MAR，并向存储器发读控制信号。存储器此时开始进行读操作，将MAR经过地址译码器选中的存储单元中的内容经读写驱动器送入MBR，CPU通过数据总线将数据读入。 当CPU要向某单元中写入信息时，首先将该单元的地址送入MAR，要写入的数据送入MBR。然后通过控制信号线发出写信号，将MBR的内容写入由MAR经地址译码器选中的存储单元。 (1) 位扩展：进行存储器位数的扩充 连接方式：将多片存储器芯片的地址、片选、读写控制端并联，数据端单独引出。 (1) 位扩展：进行存储器位数的扩充 连接方式：将多片存储器芯片的地址、片选、读写控制端并联，数据端单独引出。 (1)位扩展：进行存储器位数的扩充 连接方式：将多片存储器芯片的地址、片选、读写控制端并联，数据端单独引出。 (1)位扩展：进行存储器位数的扩充 连接方式：将多片存储器芯片的地址、片选、读写控制端并联，数据端单独引出。 (1)位扩展：进行存储器位数的扩充 连接方式：将多片存储器芯片的地址、片选、读写控制端并联，数据端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (2)字扩展：达不到地址范围要求，则增加字数 连接方式：将各个芯片的地址线、数据线、读写控制端并联，片选端单独引出。 (3)字位扩展：字向和位向同时进行扩展。 使用L字×K位芯片扩充成M字×N位存储器,需(M/L)×(N/k)片芯片，分M/L组，每组N/K片芯片 4.3 存储器应用 4.3 存储器应用 4.3 存储器应用 4.3 存储器应用 4.3 存储器应用 4.3 存储器应用 4.4 外存储器 4.4 外存储器 3、簇和文件分配表（FAT） 簇就是一组