专用集成电路实验要求.docVIP

实验一跑马灯设计 一、 实验目的 1、 初步了解QUARTUS II软件使用方法和Verilog HDL输入的全过程。 2、 初步熟悉实验系统的使用。 3、 掌握基本的设计思路，软件环境参数配置，仿真，管脚分配，利用JTAG/AS 进行下载的基本操作； 二、 实验要求 使LED成流水的方式，在不同的状态中间进行转换，本设计中主耍是让LED 显示灯按照一定时间间断来显示，通过这样的间隔来使LED按流水方式显示并循 环。 三、 实验用到的软件和器件 软件：QuartusII软件 硕件：实验开发板，计算机 四、实验原理（程序代码） 四、 实验原理（程序代码） module myl(clk,rst,out); in put elk; in put rst; output [7:0]out; reg [7:0]out; always @(posedge elk) begin if(!rst) 0^=8^1111_1110; else begin out[0]=out[7]; out[7:l]=out[6:0]; end end 附管脚分配图）endmodule 附管脚分配图） 五、 实验步骤(详细调试步 六、实验现象与结果（附图） 实验二七人表决器设计 一、 实验目的 1、 熟悉Verilog HDL的编程。 2、 熟悉组合逻辑电路设计方法，熟悉七人表决器的工作原理。 3、 进一步熟悉实验系统的硕件结构。 二、 实验要求 所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就 认为此行为可行；否则如果否决的票数过半，则认为此行为无效。 七人表决器顾名思义就是由七个人来投票，当同意的票数大于或者等于4 时，则认为同意；反之，当否决的票数大于或者等于4吋，则认为不同意。实验 屮用7个拨动开关来表示七个人，当对应的拨动开关输入为‘1’吋，表示此人 同意；否则若拨动开关输入为0；则表示此人反对。表决的结果用一个LED表 示，若表决的结果为同意，则LED被点亮；否则，如呆表决的结呆为反对，贝ULED 不会被点亮。同时，数码管上显示通过的票数。 三、 实验用到的软件和器件 软件：Quartusll软件 硬件：实验开发板，计算机 !1!实验原理 !1! 实验原理 module voter7(pass,vote); output pass; in put [6:0] vote; reg pass; reg [2:0] sum; always @(vote) begin sum=0; if(vote[0]==l) sum=sum+l,bl; if(vote[l]==l) sum=sum+l,bl; if(vote⑵==1) sum=sum+l,bl; if(vote⑶sum=sum+l,bl; if(vote[4]==l) sum=sum+lbl; iffvote⑸=二1) sum=sum+l,bl; if(vote[6]==1) sum=sum+l,bl; if(sum[2]) pass=O; //若超过4人赞成,则pass=O, LED1亮? else pass=l; end endmodule 冯小强 module shiyan2 (pass, vote, data out); output pass; output [6:0] data_out ; reg [6:0] data_out ; input [6:0] vote; reg pass;reg [2:0] sum always @(vote) begin sum=0;if (vote[0]==l) if (vote[ 1] = 1) if (vote[2] reg pass; reg [2:0] sum always @(vote) begin sum=0; if (vote[0]==l) if (vote[ 1] = 1) if (vote[2]二二 1) if (vote[3]==l) if (vote[4]==l) if (vot e[5]==l) if (vote [6] = 1) if (sum⑵) sum二sum+1 bl sum二sum+r bl sum二sum+r bl sum=sum+r bl sum=sum+r bl sum二sum+1 bl sum二sum+r bl pass二1; // pass二1; //若超过4人赞成,则pass二0，LED 1亮? else pass=0; end always @(sum ) begin case (sum ) 4 bOOOO 4b0001 4 bOOlO4, bOOll 4 bOOOO 4b0001 4 bOOlO 4, bOOll 4, bOlOO 4 bOlOl 4bOllO 4, bOlll dataou