用Verilog实现基于FPGA的通用分频器-EDNChina电子技术设计.PDFVIP

基 础 设 计 KnowledgeBase 用Verilog 实现基于FPGA 的 通用分频器 ■ 华北电力大学（北京）信息工程系/唐晓燕，梁光胜，王玮 在复杂数字逻辑电路设计中，经常会用到多个不同的时 基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会 钟信号。介绍一种通用的分频器，可实现2～256之间的任意 丢失，一定需要外加一片专用配置芯片，在上电的时候，由 奇数、偶数、半整数分频。首先简要介绍了FPGA器件的特点 这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以 和应用范围。接着介绍了通用分频器的基本原理和分类，并 正常工作，由于配置时间很短，不会影响系统正常工作。 也 以分频比为奇数7和半整数6.5的分频器设计为例，介绍了 有少数FPGA采用反熔丝或Flash工艺，对这种FPGA，就不需 在QuartusII开发软件下，利用Verilog硬件描述语言来设计数 要外加专用的配置芯片。 字逻辑电路的过程和方法。 FPGA（ ，现场可编程门 在数字逻辑电路设计中，分频器是一种基本电路。我们 阵列）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器 常会遇到偶数分频、奇数分频、半整数分频等，在同一个设 件基础上发展起来的。同以往的PAL、GAL相比，FPGA/CPLD 计中有时要求多种形式的分频。通常由计数器或计数器的级 的规模比较大，适合于时序、组合等逻辑电路的应用。它可 联构成各种形式的偶数分频和奇数分频，实现较为简单。但 以替代几十甚至上百块通用IC芯片。这种芯片具有可编程和 对半整数分频分频实现较为困难。但在某些场合下，时钟源 实现方案容易改动等特点。由于芯片内部硬件连接关系的描 与所需的频率不成整数倍关系，此时可采用小数分频器进行 述可以存放在磁盘、ROM、PROM、或EPROM中，因而在可 分频。例如：时钟源信号为130MHz，而电路中需要产生一个 编程门阵列芯片及外围电路保持不动的情况下，换一块 20MHz的时钟信号，其分频比为6.5，因此根据不同设计的 EPROM芯片，就能实现一种新的功能。它具有设计开发周期 需要，本文利用Verilog硬件描述语言，通过MAX+plus II开 短、设计制造成本低、开发工具先进、标准产品无需测试、质 发平台，使用Altera公司的FLEX系列EPF10K10LC84-3型 量稳定以及实时在检验等优点，因此，可广泛应用于产品的 FPGA，设计了一种能够满足上述各种要求的较为通用的分频 原理设计和产品生产之中。几乎所有应用门阵列、PLD和中 器。 小规模通用数字集成电路的场合均可应用FPGA和CPLD器 件。在现代电子系统中，数字系统所占的比例越来越大。系 基于查找表 （LUT)的FPGA的结构特点 统发展的越势是数字化和集成化，而FPGA作为可编程ASIC （专用集成电路）器件，它将在数字逻辑系统中发挥越来越重 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一 要的作用。 个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT 可以看成一个有4位地址线的16x1的RAM。当用户通过原理 通用分频器基本原理 图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软 件会自动计算逻辑电路的所有可能的结果，并把结果事先写 整数分频包括偶数分频和奇数分频，对于偶数N分频，通 入RAM,这样，每输入一个信号进行逻辑运算就等于输入一 常是由模N/2计数器实现一个占空比为1：1的N分频器，分 个地址进行查表，找出地址对应的内容，然后输出即可。由 频输出信号模N/2自动取反。对于奇数N分频，上述