用在系统可编程逻辑器件设计快速频率合成器-Core.PDFVIP

下载本文档

0
0
约6.79千字
约 3页
2019-08-18 发布于天津
举报
版权申诉

用在系统可编程逻辑器件设计快速频率合成器-Core.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

用在系统可编程逻辑器件设计快速频率合成器-Core.PDF

DOI: 10. 16157 /j .issn. 0258 -7998. 1998.01.023 福建厦门大学电子工程系( 361005)　许　俊　陈奕峰　许　茹 : 用一片 Lattice ispLSI器件设计了一种包含整数分频和小数分频的快速数字频率合成器,该数字频率合成器实现多频移频键控的核心技术。详细介绍了其工作原理、设计思路和 is- pLSI可编程逻辑器件的应用技术。 : 数字频率合成,ispLSI器件,在系统编程,宏逻辑元件　　, N , XL 、。 , , NXL( AB) , Lattice ispLSI T ( 10M HZ ): , ( 1) 0,　 ≥ , 0, 0. 2 ( + NXL A B C T N0 。, N )。 X L 、、、 ( 2) 1, 1,　 , 0, NXL A B C T 。 0. 2( N+ N + 1) ; 0 XL 2, 3, 4,　 ≥ , 0, 0. 2( + 1　 A B C T N0 8 N )。 X L 、 9、 ( 3) NXL 2, 1, 2,　A B, C 0, T 。 1。 0. 2( + + 1)。 N0 NXL 　　8 A 3, 4 ,　A≥ B, C 0, T 0. 2( N + 0 ( N ) ,, 0 NX L )。 ; B 8 N X ( 4) NXL 3, 1, 2, 3,　A B, C 0, ( N ), N X H XL 0. 2( + + 1); T N0 NXL ,。 4,　A≥ B, C 0, T 0. 2(N + N )。