FPGACLD简介.pptVIP

* * FPGA/CPLD简介 哈尔滨工程大学信通学院 缪善林 2007-04-04 QQ:330495908 Email:mshl1981@163.com 一、可编程逻辑器件主要有两个类型: （一）、现场可编程门阵列（FPGA） -------（Field Programmable Gate Array） （二）、复杂可编程逻辑器件（CPLD） -------（Complex Programmable Logic Device） 二、FPGA与CPLD的比较 尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点： （一）、CPLD更适合各种算法和组合逻辑,FPGA更适合于时序逻辑。（二）、由于内部布线结构，CPLD的时序延迟是均匀的和可预测的,而FPGA的延迟的不可预测性。（我们在用的时候不用考虑内部结构的布线问题） （三）、在编程上FPGA比CPLD具有更大的灵活性。 （四）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。 （五）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FAST FLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上，就是需要一些配置芯片。 （六）、在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程, 编程次数可达1万次,优点是系统断电时编程信息也不丢失。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 （七）、CPLD保密性好,FPGA保密性差。 （八）、一般情况下,CPLD的功耗要比FPGA大 三、FPGA的用途 FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74系列电路。在汽车、军事和航空航天、广播、测量和测试、消费类、有线或无线通信、工业、医疗等等方面都有广泛的运用。 四、CPLD/FPGA与MCU的比较 （一）、MCU（微处理器或单片机）面临的问题 由MCU为主构成的电子应用系统通常出现的问题可以分为两类： 1、是技术类问题，如软件设计、接口器件的选择或康干扰措施应用等问题，这类问题通常属于可以解决的问题； 2、则直接与MCU的缺点有关。主要包括一下几个方面： （1）、低速 （2）、复位工作方式 MCU的另一个致命的弱点是：任何MCU在工作初始都必须经历一个复位过程，否则进行正常工作。MCU的复位必须满足一点的电平（电压）条件和时间条件。在工作电平有某种干扰性突变的时候，MCU的复位将成为系统不可靠工作的重要因素。而且产生这种复位问题是随机和动态的，一般都无法检测的。这个复位问题是MCU的一个先天不足。 （3）、PC的程序跑飞 在强干扰或某种偶然因素下，任何MCU的PC都极可能越出正常的程序流程而跑飞。无论多么优秀的MCU，无论具有多么良好的抗干扰措施，包括设置任何方式的内、外硬件看门狗，在强干扰条件下，MCU都无法保证其仍能正常工作而不进入不可挽回的“死机”状态。因此，当MCU的复位问题和跑飞问题结合在一起的时候，就会让技术人员很难受，因此他们宁可使用纯模拟或纯数字电路。 （4）、MCU使用误区 MCU逻辑行为上的普适性，常会引导人们进入这样一个误区：MCU是无所不能的，任何一个电子系统设计，MCU都是无可质疑的主角。 2、CPLD/FPGA的主要优点可以归纳如下： （1）、高速 CPLD/FPGA的时钟延迟可以达到ns级（1ns就是100MHz，同时最高的器件可以支持GHz的速度），结合其并行工作方式，在超高速应用领域和实时监控方面有着非常广阔的前景。 做个比较：工作于12MHz晶振频率的MCS51系列单片机对AD控制的采样速率为20KHz左右，若是用ＦＰＧＡ来实现的话，若ＦＰＧＡ采样的工作频率是１００ＭＨｚ，那么对AD的采样速率可以达到50MHz。 （2）、高可靠性 CPLD/FPGA在大多数应用中，无需考虑复位和初始化，另外“死机”（进入非法状态）情况是可以预测的，这包括非法状态的数量和进入状态的可测性，这些“死机“状态也是可以防止的。CPLD/FPGA的高可靠性还表现在几乎可将整个系统下载于同一个芯片中，从而大大缩小体积，易于屏蔽。 （3）、编程简便 CPLD/ＦＰＧＡ产品中多为系统可编程器件，编程方法极为便捷，只需一