基于 VHDL 语言的数字锁相环的设计与实现.docVIP

基于 VHDL 语言的数字锁相环的设计与实现 严冬 天津滨海快速交通发展有限公司，天津（300457） E-mail：HYPERLINK mailto:yd10_1@ yd10_1@ 摘 要：为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，对锁相环电路进行 了研究。在分析模拟锁相环性能的基础上，介绍了数字锁相环的工作原理，利用 VHDL 语 言实现了同步单元的全数字电路设计，并利用积分电路代替微分电路减小干扰，同时为了协 调锁相环相位调节速度与抗干扰能力的矛盾，设计了自动调节模块，使锁相环在具有很好的 抗干扰能力的前提下，做到迅速地调节相位达到锁定状态。并通过 MAX+plus II 进行了仿 真，并给出了计算机仿真结果，验证了设计的正确性。 关键词：数字锁相环，VHDL，位同步，超前，滞后 1. 引言 锁相技术于一九三二年提出，在四十年代开始在电视接收技术中得到广泛应用。此后空 间技术的发展又极大的促进了锁相技术的发展，现已广泛应用于电子技术的各个领域, 特别 是在数字通信的调制解调、位同步、频率合成中常常要用到各种各样的锁相环。最初的锁相 环全部由模拟电路组成,由于模拟锁相环存在温度漂移、电网电压的影响等缺点，给系统的 同步调节带来困难。随着大规模、超大规模数字集成技术的发展,模拟锁相环逐渐被数字锁 相环所取代。本文，介绍了数字锁相环的各个部件作用及功能，并用VHDL硬件描述语言通 过MAX＋plus II 软件进行设计，本文重点设计并仿真了位同步提取等数字锁相环，并针对 锁相环中精度调整和锁相时间这两个相制约的问题提出一些改进方法。 2. 绪论 2.1 设计背景与意义 锁相就是相位同步的自动控制，完成两个电信号相位同步的自动控制系统叫做锁相环。 锁相环包括三个基本部分：鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）。 图 1 如图所示，鉴相器（PD）是一个相位比较装置，用来检测输入信号 U1(t)与反馈信号 U2(t)的相位差，输出误差信号 Ud(t)。环路滤波器（LF）具有低通特性，对环路参数调整起 决定性作用，对各项性能有着重要影响。压控振荡器（VCO）是一个电压-频率变换装置， 在环路中作为被控振荡器，振荡频率随输入控制电压 Uc(t)线性变化。 目前，锁相技术的应用已经几乎遍及整个无线电技术领域，从空间探测、卫星与导弹的 -1- 跟踪测距、雷达、导航、通信、计算机、激光到电讯仪表，以及近年来，一些工业生产部门， 冶金、水文地质、电力、机械加工、生产自动化等方面都广泛的使用着锁相环路技术，完成 诸如频率合成、窄带滤波、相干解调、自动频率控制、位同步、自动调协、作微波固态频率 源与功率放大器、标准频率源、测速与测距等多种技术功能。与功能相似的其他电路技术相 比，有性能好、成本低等有点。[1] 普通的模拟锁相环路在模拟、数字通讯中已经获得广泛的应用。随着通信技术的发展， 对通信的准确性、可靠性、小型化要求也越来越高。数字计算技术及大规模集成电路的发展， 为实现上述要求提供了条件。六十年代起，人们就开始进行把锁相环路数字化的工作。最初， 只是对环路的部分器件进行数字化，如引入数字式压控振荡器或数字滤波器，而其余的环路 部件仍旧是模拟的；或与模拟环路相对应，把环路的各个部件分别实现数字化，得到一种数 字化模拟环路。[2]实践表明，这种部分数字化环路或数字化模拟环路，虽然能达到对应模拟 环路的性能，但仍然满足不了发展的要求。经过不断的研究和改进，目前已经出现了一些新 的全数字化环路，可用于调频（FM或FSK）信号解调、移相键控信号（PSK）解调及位同 步等技术中。[3]但是，数字锁相环路仍是一门发展中的技术，许多研究仍停留在理论和实验 阶段。只有通过反复实践，才能使这门技术得到完善。 本文接下来将主要介绍的就是应用于位同步技术中的全数字锁相环的设计与实现。 2.2 设计环境 VHDL语言(VHSIC Hardware Description Language ,VHSIC 即为Very High Speed Integrated Circuit的缩写词，非常高速集成电路的硬件描述语言)是一种行为描述语言,其编程 结构类似于计算机中的C语言,在描述复杂逻辑设计时,非常简洁,具有很强的逻辑描述和仿真 能力,是未来硬件设计语言的主流。[4]运用VHDL语言设计系统一般采用自上而下分层设计的 方法,首先从系统级功能设计开始,对系统高层模块进行行为描述和功能验证。这样,在电路细 节设计之前,先对系统的功能和结构进行验证,可对存在的问题早发现早修改,提高设计效率。 [5] MAX＋plus II 开发工具是美国Altera公司自行设计的一种软件工具，其全称为Multiple Array Matrix and Pro