高速数字信号处理器扩展存储空间设计方案.docVIP

高速数字信号处理器扩展存储空间设计方案 电源技术应用　 李映辉 王宇 张蓬鹤 　　摘　要：基于TI公司的高速数字信号处理器芯片，详细描述美国SST公司推出的28SF040闪存芯片的性能特点、引脚功能，同时给出用其扩展DSP芯片的程序存储器空间的硬件设计电路与软件编程方法。 ??? 关键词：存储器；接口；DSP；信号处理器 　　由于DSP具有先进的并行处理结构，故特别适合于信号处理，已经越来越多地应用于工业控制领域和各类仪器仪表的开发设计。TMS320F206是TI公司生产的16 b定点DSP，他有1条程序总线和3条数据总线，采用了改进的哈佛结构，管理流水线操作、状态寄存器相当迅速，且内含高度并行的32 b算术逻辑单元、16×16 b并行硬件乘法器、片内存储器、片内外设，并配备了高度专业化的指令集，而且功耗相当低，特别适合于信号处理。 　　TMS320F206的片内存储器有256 B的DARAM（B0区），可用做程序或数据存储器；256 B的DARAM（B1区），用做数据存储器；32 B的DARAM（B2区），用做数据存储器；32 k的Flash E2PROM，可用做程序存储器。下面则分别针对具体情况，详细介绍扩展的存储器空间和输入输出的I／O空间的基本方法。 ??? 1　扩展数据空间 　　TMS320F206局部数据空间的地址范围可达64 k×16 b。当对片外的局部数据空间进行访问时，其外部存储器信号DS(数据存储器选择引脚，51Pin）和STRB(片外访问有效信号，46Pin）均被激活为低电平。最为简单的扩展硬件接线方法如图1所示。 　　 　　 　　但是在某些工程应用领域，如在开发大型的电力系统高压开关在线自动化监测项目时，64 k的数据空间显得非常微小，根本无法满足用Neuron神经元芯片以及相应的软件协议等构成的LonWorks局域网实时操作控制系统。 在实时操作系统中，不仅需要传输大量的节点信号，还需要存储庞大的状态信号，数据空间远远大于64 k，此时就要对数据空间进一步扩展，把数据项进行分页显示，例如选用八D锁存器74LS574来切换页面地址，同时还要在编译文件中设置对应的数据空间，具体的硬件连接方式可参考图2，同时系统编译文件的汇编软件也一并给出。 　　注意在本例中将512 k的RAM芯片存储空间分成8个数据页，每个数据页的容量是64 k，在进行编程时要用数据线来控制选择相应的数据页，74LS574的CLK引脚（11pin）接到译码电路，输入端引脚接到相应的数据线上。 　　 　　2　扩展程序空间 　　TMS320F206内置的32 k E2PROM可以作为程序代码区，但其程序存储空间可达64 b×16 b，即可寻址的外 部程序存储器达64 kB。在仿真时，F206可直接外挂2片64K×8b的RAM，将DSP的引脚(控制程序存储器选择，53pin)，引脚，引脚连接到相应的RAM芯片引脚。但静态的RAM在断电时无法保存代码，而脱机时无法将64 k的程序写入F206片内的32 k E2PROM区，故需要用非易失性的外部存储器扩展程序区，推荐使用的EPROM有27C32，27C256，27C512，或者考虑选用低密度闪存主要供应商Silicon Storage Technology生产的高速Flash芯片28SF040，其可以同时兼作程序区扩展芯片和数据区扩展芯片，而且在掉电后已经写入的数据不会丢失。 　　TI公司的DSP芯片大多数具有片内引导加载程序。 在复位时，当MP／MC引脚（微处理器／微计算机引脚）电平为低（DSP工作在微计算机模式），该程序执行片内程序存储器空间的程序代码；当MP／MC引脚为高电平（DSP工作在微处理器模式），则执行片外程序存储器内的代码。MP／MC引脚的状态锁存在寄存器PMST（处理器工作方式寄存器）中。寄存器PMST驻留在I／O空间，地址是FFECH，可以用软件读出或修改。PMST寄存器复位时状态值为0006H，但要注意其中的bit0在复位时采样MP／MC引脚上的逻辑电平，并且将bit0置成此值，该位也可以用软件方法进行置位；bit15（FRDN位）控制选择引脚信号或者是颠倒的R／W信号作为DSP芯片45脚的输出信号；bit2（DON位）和bit1（PON位）控制片内的4 kSARAM映射到程序空间还是数据空间，如表1所示。 　　 　　特别强调在使用外部ROM扩展程序空间时一定要注 意PMST寄存器的配置，可参考下面给出的命令文件进行软件编程，该程序已经成功应用于电力系统的避雷器全自动测试仪，而且取得了很好的效果。 　　 　　 　　3　扩展输入／输出空间 　　TMS320F206仅有4个通用的I／O引脚：IO0（96pin），IO1（97pin），IO2（8pin），IO3（9pin