ADC和DAC链路设计原理课件.pptxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
ADC和DAC链路设计原理及指标计算;目录;一、 概述;二、ADC链路设计;二、ADC链路设计;缓冲型ADC和非缓冲型ADC(开关电容型)的区别在于ADC的输入口是否有一缓冲电路,从而隔离输入电路和采样电路。 ;缓冲型ADC与非缓冲型ADC的区别 缓冲型ADC的优点比较直接:缓冲器将接口电路和采样电路隔离开来,使得ADC的输入阻抗固定,便于前端的驱动电路阻抗匹配;然而由于缓冲器需要较高的电源电压,使得ADC在功耗、噪声方面会受到影响; 非缓冲型ADC 的驱动电路与采样电路直接相连,这就使得ADC的输入阻抗是变化的,驱动电路设计比较复杂,需要考虑芯片提供的DATASHEET进行设计。其主要构造如图3所示。 ;图3 非缓冲型ADC的输入结构示意图;二、ADC链路设计;二、ADC链路设计;三、ADC指标;三、ADC指标;三、ADC指标;图4、SFDR示意图;采样带宽是指ADC所能采取到信号带宽。其一般计算方式如下: BW=Fs/2 其中Fs为采样频率;该公式是根据奈奎斯特定律得来。 若内部增加了提高性能的滤波器则带宽可能更窄一些,如TI公式的SNRBOOST功功能就是增加了滤波器,其带宽为0.33Fs或0.22Fs。; 功耗也是ADC指标中一个重要项,一般ADC的功耗均值1W以内。 目前ADC的供电电压不断下降(3.3V降为1.8V),功耗也在下降,在设计时需要考虑该指标。 ;四 DAC链路设计;3、射频接口 射频接口根据DAC的类型分为两种:Current Sink(灌电流)和Current Source(拉电流)。 Current Sink是指外界提供驱动形成电流进入到DAC,与匹配电阻形成电压,从而将信号传输出去。 Current Source是指DAC输出电流(形同外界将电流从DAC“拉出”),与匹配电阻形成电压传输出去。 DAC的模拟接口主要考虑的是阻抗和共模电压,下面根据两种不同的类型对其进行介绍。 ;图5、Current sink输出电路设计(DC耦合);图7、Current sink的电平转换输出电路设计(AC耦合);图8、Current source的电平转换输出电路设计(DC耦合);4、时钟接口 DAC的时钟接口有两种:DAC_CLK和REF_CLK。 DAC_CLK一般接收较高的时钟,该时钟不采用内部锁相环可直接用于信号的数模转换,也可用于频率变换。该时钟一般为差分时钟。 REF_CLK一般输入为一个低频参考,然后采用内部锁相环转换为所需要的各种类型时钟。该时钟可为单端CMOS,也可为差分形式。 5、SPI接口 SPI接口与ADC接口一样,是通用的标准接口。 ;五 DAC指标;六、ADC和DAC指标计算;2、ADC 和DAC的指标计算 中频信号功率计算 P= 噪声功率密度计算 NSD=P-1-10*log(fs/2)-SNR ADC与DAC的噪声计算 NF=P-1-10*log(fs/2)-SNR-(-174) ;3、系统指标计算参考 ;TIANK YOU!

文档评论(0)

jjkk585 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档