射频电路设计方案PCB审查checklist.docxVIP

【值得收藏】射频电路设计PCB审查checklist 2016-05-18硬件十万个为什么 HYPERLINK javascript:void(0); 点击标题下「射频百花潭」可快速关注！ 大类 小类 编号 要素描述 通用 布局 1 ESD防护元件直接放在主信号路径上。 2 模块分腔屏蔽合理，己关注腔体自谐振频率。 3 屏蔽墙及内倒角位置的顶面是布局、布线、信号过孔禁布区。 4 匹配元件靠近相关的RF器件端口布局 5 已考虑热设计，保证热量不集中，散热容易。 6 RF主信号流一字布局，如果受空间限制，不能一字布局时，可以采用L形布局，慎用U形布局。 7 对绕线电感的布局必须要保证相邻电感的磁力线相互垂直，对印制线类电感（LTCC工艺）如做不到磁力线相互垂直，应该远离放置。 8 分立元件构成的组合电路，不被其它元件或传输线打散，例如电阻衰减器的三个电阻布局互相靠近。滤波器电路要一面布局，并且不能被其它传输线打散。 9 高中低频组合滤波，高频小容量滤波电容最靠近器件管脚。 10 PCB螺钉数量和布局合理。 11 功放PCB开窗综合考虑了安装余量和电气性能。 12 功放可变电容、隔直电容位置己按原理图设计者要求布局。 13 元件离屏蔽壁间距符合要求，考虑了误差。 14 射频PCB的输入输出和其它部分的接口是否满足设计要求。 15 在正常工作或测试环境下，没有Stub。 17 数字芯片PWM调制输出直流的RC滤波电路，放置在数字芯片侧。 18 腔内同频增益超过40dB级联放大电路需进行了分腔。例如：接收通道的增益一般会很大，需要进行分腔 19 级联衰减电路的衰减量大于40dB的电路需进行分腔。 20 级联滤波电路的带外衰减和级联开关电路的隔离度大于40dB，则需要分腔。 21 射频电源的分配一般按照就近供电的原则，以免相互之间产生干扰。同时，在不同芯片共用同一个电源芯片时，要注意芯片之间是否会通过电源产生干扰。 22 电源的摆放位置是否合适，要保证输入输出电源线不能交叉，走线距离最短。 23 电源输入口的滤波电容是否靠近输入管脚，并且按照从大到小的顺序排列，容值最小的电容最靠近电源的输入管脚。 24 器件DATASHEET上有特殊要求的布局是否满足。 布线 1 布RF线需要进行控制走线阻抗，将它们布得尽可能直接，这样可以减小损耗和不期望得到的耦合。 2 微带线下方需要连续的地，同样的，带状线上方和下方也需要连续的地；地平面不仅提供需要的回路，还可以将信号跟其它信号层隔离； 3 长的、没有屏蔽的走线，如RF前端的连线需要用带状线，这样有利于使用固有的屏蔽。 4 避免在内层和外层多次来回走线； 5 当RF信号线在不同层之间过渡时，过孔需要远离潜在的干扰电路、走线及过孔（比如数字控制线、时钟、电源等）；确保射频过孔和干扰路径之间铺地并加地过孔，起隔离作用。 6 时钟线、数据线、控制线之间的距离需满足3W原则。如果空间允许，尽量拉开线间距离。 7 走线要最短，不能闭环，不能有锐角和直角。 8 晶振表面以下不能有过孔和走线。频综、pll滤波器件、VCO、滤波器和电感下表面不能走线。 9 模拟信号与数字信号，电源线与控制信号线，弱信号与其他任何信号需要分层（最好有地隔离）或相距较远走线。如果分层相邻层的线与线之间不能并行走线，最好垂直走线。如果没有分层线间的距离是要满足隔离度的要求，至少满足线距大于3W。 10 射频敏感信号不能靠近强辐射信号。 11 差分信号线需对称走线，线长相差不能超过100mil，差分线对间的间距需满足3W规则。 12 输入输出阻抗不是50欧姆的器件，输入输出阻抗线需满足阻抗匹配要求。 13 在原理图中，有特殊要求的阻抗线需满足原理图的设计要求。 14 不同单元电源线布线时，电源线之间需相互隔离，以免各单元电路通过电源相互干扰。 15 不同电源层在空间上不能重叠，如果重叠需要有地层隔离。 16 电源的走线线宽要满足电流的通流量要求。（一般参考为1A/mm线宽） 17 RF信号布线周围如果存在其它RF信号线，在两者之间需辅地铜皮，并打地过孔。 18 电源部分导线印制线在层间转接的过孔数符合通过电流的要求（1A/Ф0.3mm孔）。 19 RF信号布线周围如果存在其它不相关的非RF信号（如过路电源线），在两者之间需辅地铜皮，并打地过孔。 20 小信号放大器的电源布线需要地铜皮及接地过孔隔离，避免其它EMI干扰窜入，进而恶化本级信号质量。 21 接地线要短而直，减少分布电感，减小公共地阻抗所产生的干扰。 22 RF 主信号路径上的接地器件和电源滤波电容需要接地时，为减小器件接地电感，要求就近接地。 23 有些元件的底部是接地的金属壳，要在元件的投影区内加一些接地孔，投影区内的表面层不得布信号线和过孔； 24 接地线需要走一定的距离