原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
7 存储器、复杂可编程器件和现场可编程门阵列;1. 掌握半导体存储器字、位、存储容量、地址、等基本概念；
2. 理解半导体存储器芯片的关键引脚的意义，掌握半导体存储器的典型应用；
3. 掌握半导体存储器的扩展方法；
4. 了解存储器的组成及工作原理；
5. 了解CPLD和FPGA的基本结构及实现逻辑功能的原理。;概述;7.1 只读存储器;存储器由存储阵列、地址译码器、输出控制电路三部分组成。如图。;1
0
0;ROM结构示意图;ROM结构示意图
交点处有二极管相当存储数据1，无二极管相当存储数据0。
在地址和控制信号
作用下数据输出;7.1.2 二维译码;7.1.2 二维译码;7.1.2 二维译码;7.1.3 可编程ROM;7.1.4 集成电路ROM;7.1.4 集成电路ROM;7.1.4 集成电路ROM;7.1.5 ROM的读操作与时序图; ROM中已写入固定数据，工作时，将一个给定的地址码加到ROM的地址输入端，则在ROM的数据输出端就会输出对应单元的数据。
ROM是组合逻辑电路，将地址码看成自变量，输出数据看成函数，则可以用ROM实现各种组合逻辑函数。;7.1.6 ROM的应用举例;7.1.6 ROM的应用举例;7.1.6 ROM的应用举例;7.1.6 ROM的应用举例;7.2 随机存取存储器;7.2 随机存取存储器;列地址译码器的输出;读操作，取出数据
输入有效地址，选中的存储单元与数据线相通。
当
输出三态门打开，存储数据输出，O=D；
写操作，存入数据
输入有效地址，选中的存储单元与数据线相通。
当
输入三态门打开，存入数据，D=I；;(1)读操作时序
①当 预先有效
分析输出数据与地址信号的时序，图a
②当地址信号预先有效
分析输出数据与控制信号的时序，图b
;(2)写操作时序
地址信号预先有效分析
①先有 ，再出现
的时序，图a
②先有 ，再出现
的时序，图b
大多数SRAM的读周期和写周期是相等的，约十几纳秒至几十纳秒。;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;7.2 随机存取存储器;A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH
0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000H
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH;7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.3 复杂可编程逻辑器件(CPLD);7.4 现场可编程门阵列(FPGA);7.4 FPGA;7.4 FPGA;作业
文档评论（0）