cpld-数字系统设计.pptVIP

基于PLD的数字系统设计;1.PLD的分类;2、PLD的结构：;(2)基于乘积项的CPLD的基本结构;;;CPLD中的宏单元;(3)基于查找表（LUT)的FPGA的结构 ;0;FLEX10K系列器件：;LAB：;逻辑单元LE;进位链连通LAB中的所有LE;两种不同的级联方式;连续布线 ( Altera 基于查找表（LUT）的 FPGA );FPGA/CPLD生产商 ;LATTICE VANTIS （AMD）;3、CPLD和FPGA的性能对比;(2) 运行速度;(3) 编程方式;4、 CPLD和FPGA的编程与配置;此接口既可作编 程下载口，也可作 JTAG接口;ByteBlaster支持两种数据下载模式: ;ISP功能提高设计和应用的灵活性;ByteBlaster程序下载接口;JTAG模式下对CPLD(MAX7000AE)器件进行编程;多CPLD的ISP方式编程;PS方式下对 FLEX10K器件进行配置;多FPGA芯片配置电路;(2) 用专用配置器件配置 FPGA;专用专用配置器件配置 FPG A;(3) 单片机配置FPGA;PS模式配置时序 ;5、设计实例：多路音频采集系统;(2) 系统设计及方案选择;需考虑的因素; 地址分配问题;CPLD功能???划分：;(3) CPLD接口设计;名称;ADC 接口模块;接口图;端口描述;名称;;;;(4) 程序设计;library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity uc_interface is Port ( reset : in std_logic; clk : in std_logic; st_uc : in std_logic; sys_en : out std_logic; full : in std_logic; irq _uc : out std_logic; led: out sta_logic; ) end ad_interface; architecture Behavioral of ad_interface is 此处定义信号 常量 begin;延时st_uc;;process ( reset , clk ) --------产生 sys_en begin if reset = RESET_ACTIVE then s_sys_en = ‘0’; elseif clk’event and clk = ‘1’ then if s_sys_en = ‘0’ then if (st_uc_d0 or st_uc_d1 or st_uc_d2 ) = ‘0’ then s_sys_en = ‘1’ endif elseif s_sys_en = ‘1’ then if ( st_uc_d0 and st_uc_d1 and st_uc_d2 ) = ‘1’ then s_sys_en = ‘0’ endif endif endif end process;;process ( reset , clk ) --------延迟full 信号 begin if reset = RESET_ACTIVE then s_full_d0 = ‘0’; s_full_d1 = ‘0’; elseif clk’evevt and clk = ‘1’ then s_full_d0 = full; s_full_d1 = s_ full_d0 ; endif end process;;process ( reset , clk ) --------生成 irq _uc信号 begin if reset = RESET_ACTIVE then irq _uc = not IRQ_ACTIVE; elseif clk’evevt and clk = ‘1’ then i