数字转速计(基于32位nios处理器).docVIP

. . ?中文摘要：本文主要介绍了以全数字结构化设计的方法来设计数字转速计的过程。首先介绍了数字化转速测量的概况，着重说明了编码器在转速测量中的应用。介 绍了转速测量的多种方案，重点阐述了在一片FPGA中集成一个nios处理器和等精度测频模块用于转速测量的详细设计过程，对nios和FPGA的性能及 特点也做了说明。重点讲述了以等精度测频方法进行转速测量的原理及详细实现过程，给出了等精度测频的VHDL代码和Modelsim的仿真波形。文中也给 出了nios处理器与等精度测频模块、LCD模块、键盘等的接口电路，同时提供了nios处理器及等精度测频模块的代码和调试过程。结合本设计还介绍了 Quartus项目一般开发过程。??????关键词：转速计；nios；等精度测频；Modlesim仿真?????? HYPERLINK file:///C:\\Users\\ADMINI%7E1\\AppData\\Local\\Temp\\Rar$EXa0.365\\full\\0b6ba1063e864133a79534ac890f04f4.html \t right Abstract: This paper describes the process of structured design method to all-digital design digital tachometer. F