基于FPGA的高速异步FIFO存储器设计-云南大学学报自然科学版.PDF

云南大 学学报 ( 自然科 学版) , 2007 , 29 ( 6) : 560～565 CN 53 - 1045/ N 　ISSN 0258 - 7971 Journal of Yunnan University 基于 FP GA 的高速异步 FIFO 存储器设计 杨 　军 , 孔 　兵 , 宋克俭 , 尹 　航 (云南大学 信息学院 ,云南 昆明　65009 1) 摘要 :介绍异步 F IFO 存储器应用及其结构 ,详细分析了异步 F IFO 的标志逻辑设计及亚稳态的消除 ,提出 了一种基于 FP GA 芯片利用格雷码对地址编码解决异步读 、写时钟问题的思路及方法 ,并给出了 V HDL 程序. 该方法具有高速 、可移植性强 、工作效率高的特点 ,在数字系统设计中具有一定的意义和应用价值. 关键词 :异步 F IFO ;标志逻辑 ;格雷码 ;亚稳态 ;FP GA ;V HDL ( ) 中图分类号 : TP 333 . 5 　　文献标识码 :A 　　文章编号 :0258 - 797 1 2007 06 - 0560 - 06 ( ) 异步 F IFO Fir st In Fir st Out ,先进先出对列 存储器是 1 种在数字系统中得到广泛应用的先进先出 逻辑器件. 在现代集成电路芯片中 , 由于设计规模的不断扩大 ,一个系统中往往含有多个时钟 ,使用异步 F IFO 可以在 2 个不同时钟系统之间 ,快速而方便地传输实时数据 ,所以异步 F IFO 常用于数据的缓存和 容纳异步信号的频率或相位的差异. 因此在网络接口、图像处理 、数字通信等领域 ,异步 F IFO 均得到了广 泛的应用[ 1 ] . 但在异步电路中 , 由于时钟之间周期和相位完全独立 , 因而数据的丢失概率不为零[2 ] . 对于 异步 F IFO 存储器而言 ,数据是由某一个时钟域的控制信号写入 F IFO ,而由另一个时钟域的控制信号将 数据读出 F IFO . 也就是说数据读 、写操作是跨时钟域的. 因此如何设计一个高可靠性 、高速异步 F IFO 存 储器电路便成为一个难点[2 ] . ( ) 近年来随着 FP GA Field Programmable Gate Array ,现场可编程 门阵列 技术的发展 , FP GA 的低功 耗 、高可靠性 、在线可编程 、可重构性 、开发周期短 、开发费用低廉等特性 ,使得利用其实现高可靠性 、高速 的异步 F IFO 存储器成为可能[3 ] . 本文讨论了利用 V HDL 硬件描述语言 ,直接调用其 FP GA 芯片内部可 编程的底层硬件资源 ,完成高速异步 F IFO 存储器设计的思路和方法 ,并着重分析了异步 F IFO 的标志逻 辑设计及亚稳态现象的解决方案 ,提出了一种新的设计算法 ,给出了 1 种基于 Xilinx 公司的 Sp ant an Ⅱ系 列 FP GA 芯片 ,在 ISE 设计平台下 ,编译实现的高速异步 F IFO 存储器模型. 1 　异步 FIFO 存储器的设计 1. 1 　FIFO 存储器的结构 　F IFO 存储器通常采用的是基于带 2 个指针的环行 F IFO 结构. 要写入数据的 存储地址放在写指针中 ,存储单元中要读出的第 1 个数据的地址放在读指针中. 其基本结构包括存储器阵 ( 列 ,标志逻辑和扩展逻辑. 存储器阵列由双端口存储