东北大学自动化复习课件第2章 16位和32位微处理器.pptVIP

67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 分支预测的方法 采用Cache 动态预测 2.3.2 Pentium的技术特点 ① 64位数据总线 ② 互相独立的指令Cache和数据Cache ③ 常用指令用硬件来实现。 ④ 增加系统管理方式SMM。 2.3.3 Pentium的原理结构 1. Pentium的主要部件 ① 总线接口部件 ② U流水线和V流水线 ③ 指令Cache ④ 数据Cache ⑤ 指令预取部件 ⑥ 指令译码器 ⑦ 浮点处理部件FPU ⑧ 分支目标缓冲器BTB ⑨ 控制ROM ⑩ 寄存器组 2. 原理结构 2.3.4 Pentium的寄存器 Pentium的寄存器分为如下几类： ① 基本寄存器组  通用寄存器，  指令寄存器，  标志寄存器，  段寄存器； ② 系统寄存器组  地址寄存器，  调试寄存器，  控制寄存器，  模式寄存器； ③ 浮点寄存器组 数据寄存器 标记字寄存器 状态寄存器 控制字寄存器 指令指针寄存器和数据指针寄存器 1. 基本寄存器组 标志寄存器 : 2. 系统寄存器组 控制寄存器 : 3. 浮点寄存器组 Pentium的FPU状态寄存器 Pentium的FPU控制字寄存器 2.3.5 Pentium的主要信号  1. 地址线及控制信号 ① A31～A3 地址线 ② AP 地址的偶校验码位 ③ ADS# 地址状态输出信号 ④ A20M# A20以上的地址线屏蔽信号 ⑤ APCHK# 地址校验出错信号 2. 数据线及控制信号 ① D63～D0 数据线 ② BE7#～BE0# 字节允许信号 ③ DP7～DP0 奇偶校验信号 ④ PCHK# 读校验出错 ⑤ PEN# 奇偶校验允许信号 3. 总线周期控制信号 ① D/C# 数据/控制信号 ② M/IO# 存储器和I/O访问信号 ③ W/R# 读写信号 ④ LOCK# 总线封锁信号 ⑤ BRDY# 突发就绪信号 ⑥ NA# 下一个地址有效信号 ⑦ SCYC 分割周期信号 4. Cache控制信号 ① CACHE# Cache控制信号 ② EADS# 外部地址有效信号 ③ KEN# Cache允许信号 ④ FLUSH# Cache擦除信号 ⑤ AHOLD 地址保持/请求信号 ⑥ PCD Cache禁止信号 ⑦ PWT 片外Cache的控制信号 ⑧ WB/WT# 片内Cache回写/通写选择信号 ⑨ HIT#和HITM# Cache命中信号和命中Cache的状态信号 ⑩ INV 无效请求信号 5. 系统控制信号 ① INTR 可屏蔽中断请求信号 ② NMI 非屏蔽中断请求信号 ③ RESET 系统复位信号 ④ INIT 初始化信号 ⑤ CLK 系统时钟信号 6. 总线仲裁信号 ① HOLD 总线请求信号 ② HLDA 总线请求响应信号 ③ BREQ 总线周期请求信号 ④ BOFF# 强制让出总线信号 7. 检测与处理信号 ① BUSCHK# 转入异常处理的信号 ② FERR# 浮点运算出错的信号 ③ IGNNE# 忽略浮点运算错误的信号 ④ FRCMC# 输入此信号会使CPU进行冗余校验 ⑤ IERR# 冗余校验出错信号 8. 系统管理模式信号 ① SMI# 系统管理模式中断请求信号 ② SMIACT# 系统管理模式信号 9. 测试信号 ① TCK 从此端输入测试时钟信号 ② TDI 用来输入串行测试数据 ③ TDO 此端获得输出的测试数据结果 ④ TMS 用来选择测试方式 ⑤ TRST# 测试复位，退出测试状态 10.跟踪和检查信号 ① BP3～BP0以及PM1～PM0 ② BT3～BT0 分支地址输出信号 ③ IU U流水线完成指令 ④ IV Ｖ流水线完成指令的执行过程 ⑤ IBT 指令发生分支 ⑥ R/S# 探针信号输入端 ⑦ PRDY 对R/S#的响应信号 2.3.6 Pentium的总线状态和总线周期 1 . Pentium的总线状态