cc40192计数器及其应用实验报告.docxVIP

cc40192计数器及其应用实验报告 　　实验七计数器及其应用　　一、实验目的　　1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法　　3、运用集成计数计构成1/N分频器二、实验设备与器件　　1、＋5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、译码显示器　　8、CC4013×2CC40192×3　　CC4011CC4012　　三、实验内容　　1、用CC4013或74LS74D触发器构成4位二进制异步加法计数器。　　(1)按图7－1接线，RD接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端　　Q3、Q2、Q3、Q0接逻辑电平显示输入插口，各SD接高电平“1”。　　图7－1四位二进制异步加法计数器　　Q3～Q0状态。　　(3)将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。　　(5)将图7－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)，4)进行实验，观察并列表记录Q3～Q0的状态。2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能　　计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3、D2、D1、D0分别接逻辑开关，输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口A、B、C、D；CO和BO接逻辑电平显示插口。按下表逐项测试并判断该集成块的功能是否正常。　　图7－2CC40192引脚排列及逻辑符号　　图中LD—置数端CPU—加计数端CPD—减计数端　　CO—非同步进位输出端BO—非同步借位输出端　　D0、D1、D2、D3—计数器输入端　　Q0、Q1、Q2、Q3—数据输出端CR—清除端(1)清除　　令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。清除功能完成后，置CR＝0(2)置数　　CR＝0，CPU，CPD任意，数据输入端输入任意一组二进制数，令LD=0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。(3)加计数　　CR＝0，LD＝CPD＝1，CPU接单次脉冲源。清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CPU的上升沿。(4)减计数　　CR＝0，LD＝CPU＝1，CPD接单次脉冲源。参照3)进行实验。表7－1为8421码十进制加、减计数器的状态转换表。表7－1　　加法计数　　减计数　　3、实现任意进制计数　　(1)用复位法获得任意进制计数器　　如图7－4所示为一个由CC40192十进制计数器接成的6进制计数器。　　图9－4六进制计数器　　四、实验预习要求　　1、复习有关计数器部分内容2、绘出各实验内容的详细线路图五、实验报告　　1、画出实验线路图，记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。　　2、总结使用集成计数器的体会。　　学生实验报告　　实验六计数器及其应用　　一、实验目的　　1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理　　1、用D触发器构成异步二进制加／减计数器　　图1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T触发器，再由低位触发器的Q端和高一位的CP端相连接。　　图1四位二进制异步加法计数器　　2、中规模十进制计数器　　CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示。　　图2CC40192引脚排列及逻辑符号　　图中LD—置数端CPU—加计数端CPD—减计数端　　CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端　　Q0、Q1、Q2、Q3—数据输出端CR—清除端　　CC40192的功能如表9－1，说明如下：　　表9－1　　3、计数器的级联使用　　图3是由CC40192利用进位输出CO控制高一位的CPU端构成的加数级联图。　　图3CC40192级联电路　　4、实现任意进制计数　　(1)用复位法获得任意进制计数器　　假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。如图4所示为一个由CC40192十进制计数器接成的6进制计数器。(2)利用预置功能获M进制计数器　　图4六进制计数器　　三、实验设备与器件　　1、＋5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、