第3章存储器层次结构-2.pptx

2.1 存储器概述;(1) 存取时间与物理地址无关（随机访问）;磁盘、磁带、光盘、磁盘阵列、网络存储系统等 ;高;2. 目前存储器的特点： 速度快的存储器价格贵，容量小； 速度慢的存储器价格低，容量大； 3. 存储器的设计思路： 为了解决存储容量、存取速度和价格之间的矛盾，在计算机存储器系统设计时，应当在三个方面作折中考虑。 把各种不同速度、容量、价格的存储器，按一定的体系结构组织起来，形成一个统一整体的存储系统。 提出并建立了分层次的存储器体系结构。;从CPU的角度来看，n种不同的存储器(M1~Mn)在逻辑上是一个整体。 M1速度最快，容量最小，价格最高；Mn速度最慢，容量最大，价格最低。 整个存储系统具有接近于M1的速度，相等或接近于Mn的容量和价格。 在多级存储层次中，最常用的数据在M1中，次常用的在M2中，最少使用的在Mn中。 ;存储器;缓存;Cache存储系统是为解决主存速度不足而提出来的。在cache和主存之间，增加辅助硬件，让它们构成一个整体。 从CPU看，速度接近cache的速度，容量是主存的容量，价格接近主存价格。 由于cache存储系统全部用硬件来调度，因此它对系统程序员和应用程序员都是透明的。;虚拟存储系统是为解决主存容量不足而提出来的。在主存和辅存之间，增加辅助的软硬件，让它们构成一个整体。 从CPU看，速度接近主存速度，容量是虚拟的地址空间，价格接近辅存价格。 由于虚拟存储系统需要通过操作系统来调度，因此对系统程序员是不透明的，但对应用程序员是透明的。; 动态RAM是利用电容存储电荷的原理来保存信息，因为这个电荷量随着时间和温度而减少，导致原存信息慢慢丢失，因此必须定期刷新。 刷新：先将原存信息读出，再由刷新放大器形成原信息并重新写入，由刷新电路逐行完成刷新。 刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这段时间间隔称刷新周期。 刷新方式：集中式、分散式、异步式; (4) 动态 RAM 刷新;tC = tM + tR;③ 分散刷新与集中刷新相结合（异步刷新）; 3. 动态 RAM 和静态 RAM 的比较; 用 1K × 4位 存储芯片组成 1K × 8位 的存储器;位扩展总结; (2) 字扩展（增加存储字的数量）; 只增加存储器的字数，而位数不变。字扩展将芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。 用16K×8位的芯片组成64K×8位的存储器，需： 芯片—4个 地址线—16根，片内14根 数据线—8根 控制线—WE、CS;; 2. 存储器与 CPU 的连接 ;例4.1 解: ;(3) 分配地址线;;(1) 写出对应的二进制地址码;例 4.3 设 CPU 有 20 根地址线，8 根数据线。 并用 IO/M 作访存控制信号。RD 为读命令， WR 为写命令。现有 2764 EPROM ( 8K × 8位 ), 外特性如下：;【练习】 （1）CPU的地址总线16根(A15~A0,A0为低位)，双向数据总线8根(D7~D0)，控制总线中与主存有关的信号有：MREQ’、R’/W。 （2）主存地址空间分配如下： 0-8191为系统程序区，由只读存储芯片组成； 8192-32767为用户程序区; 最后（最大地址）2K地址空间为系统程序工作区。 （3）现有如下存储器芯片： EPROM：8K8位（控制端仅有CS） SRAM：16K×1位，2K×8位，4K×8位，8K×8位。; 请从上述芯片中选择适当芯片设计该计算机的主存储器，画出主存储器的逻辑框图，注意画出选片逻辑（可选用门电路及3-8译码器74LS138）与CPU的连接，说明选哪些存储器芯???，选多少片。 解：(1)主存地址空间分布如图所示。 16根地址线寻址—64K 0000~FFFFH（65535） EPROM：8K×8位 SRAM：16K×1位，2K×8位， 4K×8位，8K×8位;（2）连接电路 片内寻址： 8K芯片—片内13根A12~A0 2K芯片—片内11根A10~A0 片间寻址： 前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1 最后2K 1 1 1 加A12A11 1 1;