高性能位并行前缀加法器全定制设计.docVIP

高性能 64 位并行前缀加法器全定制设计王仁平，何明华，魏榕山，陈传东，戴惠明 高性能 64 位并行前缀加法器全定制设计 王仁平，何明华，魏榕山，陈传东，戴惠明 ( 福州大学物理与信息工程学院，福建 福州 350108) 摘要: 基于 64 位基 4 的 Kogge － Stone 树算法原理，采用多米诺动态逻辑、时钟延迟多米诺和传输管逻辑等技 术来设计和优化并行前缀加法器的结构，达到减少了加法器各级门的延迟时间目的． 为实现版图面积小、性能 好，采用启发式欧拉路径算法来确定块进位产生信号电路结构，采用多输出多米诺逻辑来优化块进位传播信 号，采用 6 管传输管逻辑的半加器． 该加法器全定制设计采用 SMIC 0． 18 μm 1P4M CMOS 工艺，版图面积为 0． 137 9mm2 ，在最坏情况下完成一次 64 位加法运算的时间为 532． 26 ps． 关键词: 并行前缀加法器; 基 4 点操作; 多米诺逻辑; 欧拉路径算法 中图分类号: TN402 文献标识码: A Full － custom design of high － performance 64 － bit Parall － Prefix adder WANG Ren － ping，HE Ming － hua，WEI Rong － shan，CHEN Chuan － dong，DAI Hui － ming ( College of Physics and Information Engineering，Fuzhou University，Fuzhou，Fujian 350108，China) Abstract: A parall － prefix adder based on 64 － bit radix － 4 Kogge － Stone tree algorithm principle is proposed in this paper． The architecture is optimized using domino dynamic logic，clock delayed domi- no and transmission pipes logic，which reduces the gate delay of each stage in the adder dramatically． In order to achieve small layout area and good performance，heuristic Euler algorithm is adopted to de- termine the block carry generation signals circuit structure，multi － output domino logic is adopted to optimize the block carry propagate signals，and six transmission pipes logic is used to build a half － ad- Using SMIC 0． 18 μm 1P4M CMOS process for layout design，the adder’s area is 0． 137 9mm2 ． der． In the worst case，the computation time is 532． 26 ps． Keywords: parall － prefix adder; radix － 4 dot operation; dynamic logic; Euler algorithm; stick figure 并行前缀加法器( PPA) 是超前进位加法器的变种，由于具有速度和面积两方面的优势，被广泛应用 于高性能微处理器设计中． 在 64 位并行前缀加法器算法中，为进一步减少加法器的运算时间，人们提出 多种变体算法［1 － 3］，其中基 4 的 Kogge － Stone 树算法因其卓越的性能而成为目前 64 位及以上快速运算加 法器最常用的实现结构之一． 如今，运算速度超过 GHz 的 64 位微处理器已成为主流产品，对加法器的运 算速度要求也越来越高，因此，采用动态逻辑门设计高性能的并行前缀加法器变得更加广泛［4 － 6］． 本研究设计的高性能 64 位并行前缀加法器应用于 64 位微处理器，在基 4 的 Kogge － Stone 树算法基 础上，采用多米诺动态逻辑、时钟延迟多米诺和传输管逻辑等技术来优化加法器结构，采用启发式欧拉路 径算法、逻辑图、棍棒图、多输出多米诺逻辑、6 管传输管 XOR 逻辑等方法来减少版图面积