基于DSP的串口通信设计与实现毕业论文.doc

基于DSP的串口通信设计与实现毕业论文 Abstract The main graduation design is based on TMS320F2812 DSP chip SCI synchronous serial communication serial communication port on the design and implementation.The TMS320F2812 includes two serial communication interface SCI module, so SCI module provides DSP and other standard asynchronous NRZ format digital communication between peripheral.SCI receiver and transmitter by key dual-bus mode, because each has its own own bit and interrupt enable bit.Therefore, this papers full-duplex type SCI module communication systems analysis and design of the main line.Serial communication theory to first understand the relevant concepts, and presents a both at the same time, but also capable of independent operations to send and receive options.Therefore, the process of serial communications in order to ensure data integrity, the most important thing is FIFO clock system design.Therefore, the focus of this paper is designed based on FIFO SCI module. Keyword：DSP ;TMS320F2812 SCI ; SCI FIFO ;第一章 绪 论 - 1 - 1.1 引言 - 1 - 1.2 DSP发展简介 - 1 - 1.3 论文各章节的安排 - 2 - 第二章 TMS320F2812 DSP及SCI口结构与原理 - 3 - 2.1 TMS320F2812 DSP结构与原理 - 3 - 2.2 TMS320F2812 SCI结构与原理 - 5 - 2.3 SCI模块发送和接收数据的工作原理 - 7 - 2.4 SCI数据格式 - 8 - 2.5 SCI通信波特率 - 12 - 2.6 SCI FIFO描述 - 13 - 第三章 串口通信硬件与软件设计 - 17 - 3.1 基于TMS320F2812的DSP最小系统设计 - 17 - 复位电路的设计 - 17 - 时钟电路设计 - 18 - DSP与JTAG接口设计 - 19 - 3.2 串口通信硬件设计 - 19 - 3.3 串口通信软件设计 - 21 - 第四章 总结与展望 - 26 - 4.1 结论 - 26 - 4.2 展望 - 26 - 致 谢 - 27 - 参考文献 - 28 - TMS320F2812 DSP整合了DSP和微控制器的最佳特性，能够在一个周期内完成3232位的乘法累加运算，或两个1616位乘法累加运算。此外，由于器件集成了快速的中断管理单元，使得中断延迟时间大幅减少，满足了适时控制的需要。其功能框图如图1所示： 图1 TMS320F2812 DSP功能框图 归纳起来TMS320F2812 DSP有以下特点： ◆ 高性能的静态CMOS工艺 ,可使主频达到150MHz ,即每个指令周期是 6167ns ;低功率设计 供电电压只有118V和313V ; ◆ 高性能的32位CPU。能够实现16X16和32X32乘操作 ,快速的中断操作 ,寻址程序空间可达4M,寻址数据空间可达4G,在 C/ C + +和汇编语言中代码可得 到优化 ,另外还可向下兼容 TMS320F24X/ LF240X处理器的代码; ◆ 片上存储器:闪存 128K字 ,单访问双口 RAM SARAM 18k字; ◆ 启动只读存储器 ROM4K