集成电路制技术原理与工艺王蔚习题解答第5单元.docVIP

复习题 ULSI对多层互连系统的要求？ 答：可从金属导电层和绝缘介质层的材料特性，工艺特性，以及互连延迟时间等多个方面来分析ULSI对多层互连系统的要求： 1、缩短互连线延迟时间，通常用电阻电容（RC）常数表征互连线延迟时间，有： 其中，ρ为金属连线的电阻率；l、w、tm分别为金属连线层的长度、宽度和厚度；为ε、tox分别为介质层的介电常数和厚度。 由公式式可知，金属导电层的电阻率越低，绝缘层的介电常数越小，互连线越短，互连线延迟时间也就短，电路速度也就越快。 2、金属导电材料的选取除了要求低电阻率之外，还应抗电迁移能力强，理化稳定性能、机械性能和电学性能在经过后续工艺及长时间工作之后保持不变，最好薄膜淀积和图形转移等加工工艺简单、且经济，制备的互连线台阶覆盖特性好、缺陷浓度低、薄膜应力小。 实际上完全满足上述要求的金属或金属性材料没有。早期的ULSI是采用铝及铝合金作为导电材料。近年来随着工艺技术的发展，铜已成为金属导电材料的首选，在集成度更高的ULSI中有取代铝及铝合金的趋势。 3、绝缘介质材料的选取除了要求介电常数低之外，还应击穿场强高、漏电流低、体电阻率和表面电阻率大（一般均应大于1015Ω·cm），即电学性能好；不吸潮、对温度的承受能力在500℃以上、无挥发性残余物存在，即理化性能好；薄膜材料的应力低、与导电层的附着性好，即兼容性好；薄膜易制备、且缺陷密度低、易刻蚀 简述多层互连工艺流程。 答：在互连工艺中，首先淀积介质层，通常是CVD-PSG；接下来平坦化，即PSG的热处理回流，以消除衬底表面因前面光刻等工艺造成的台阶；然后通过光刻形成接触孔和通孔；再进行金属化，如PVD-Al填充接触孔和通孔，形成互连线；如果不是最后一层金属，继续进行下一层金属化的工艺流程，如果是最后一层金属，则积淀钝化层，通常是PECVD-Si3N4，互连工艺完成。 否 否 是 完成器件结构硅片 CVD介质薄膜 平坦化 光刻接触孔和通孔 PECVD钝化层 是否最后一层 金属化 测试封装 以N阱的CMOS工艺为例介绍反相器的CMOS工艺流程。 答：1）N阱注入 热氧化生长SiO2缓充层，LPCVD Si3N4作为选择性热氧化用掩膜；光刻，RIE去Si3N4形成N阱窗口；顺次自对准注入P+、As+离子，即N阱注入。 2）P阱注入 去光刻胶，选择性热氧化生长SiO2作为P阱注入掩膜；同时“激活”和“驱进”P+As杂质，形成深度约6μm的N阱；RIE刻蚀去Si3N4，自对准注入p+离子，即P阱注入。 3）场注入 HF腐蚀去氧化层掩膜；再热氧化生长薄SiO2缓充层，LPCVD Si3N4作为选择性氧化用掩膜；光刻，RIE去Si3N4形成场区窗口，去胶；自对准场注入B+离子。 4）pMOS阈值调整注入 热氧化形成厚的场氧化层；RIE刻蚀去Si3N4；以光刻胶为掩膜进行pMOS阈值调整P+注入。 5）nMOS阈值调整注入 去胶；光刻；以光刻胶为掩膜进行nMOS阈值调整B+注入。 6）栅定义 去胶，HF漂去SiO2；再干氧热氧化生长栅氧化层；LPCVD多晶硅薄膜，光刻和刻蚀形成多晶硅栅图形，去胶。 7）nMOS LDD的形成 光刻形成掩膜nMOS；IDD注入P+离子。 8）pMOS LDD的形成 光刻形成掩膜pMOS；IDD注入B+离子。 9）形成侧墙 去胶；热氧化多晶硅形栅侧墙。 10) n+源漏形成 光刻形成nMOS源漏扩展区窗口，及halo窗口；注入P+离子，形成nMOS的源漏扩展区，和pMOS的晕圈反型杂质掺杂结构（halo区）。 11) p+源漏形成 去胶；光刻形成pMOS源漏扩展区窗口，及halo窗口；注入B+离子，形成pMOS的源漏扩展区，和nMOS的晕圈反型杂质掺杂结构（halo区）。 12) 硅化物形成 去胶；磁控溅射Ti（或Co）；在氮气氛下退火形成TiSi2硅化物（或CoSi2）。 13) 形成Al引线 在13.1.3小结介绍的Al（SiO2）多层互连工艺，层数由设计确定。 14) 钝化 采用PECVD 制备Si3N4芯片最后的钝化层，刻蚀压焊孔。 芯片工艺完成之后，进行后工序的封装和测试： 划片→分选→装片→压焊→封装→测试→筛选→老化 工艺检测技术的发展方向？ 答：随着新的检测技术的不断发展，工艺检测技术得到了迅速的提高，今后将主要向着三个方向发展： 工艺线实时监控，指工艺进行到受控参数设定值时，自动调整，或过程自动终止； 非破坏性检测，指对硅片直接进行检测； 非接触监测，指对硅片直接进行检测。 微电子测试图形的功能？ 答：微电子测试图形是工艺监控的重要工具，为微电子工业普遍采用。微电子测试图形是一组专门设计的结构，采用与集成电路制造相容的工艺，通过对这些结构的测试和分析来监控工艺和评估由这种工艺制造的器件和电路。具体功能大致归纳为：