基于VHDL语言设计数字频率计.docVIP

基于VHDL语言设计数字频率计 作者： HYPERLINK /ShowAuthor.asp?ChannelID=1004AuthorName=谢煜%20黄为 \o 谢煜 黄为 谢煜?黄为????文章来源： HYPERLINK /ShowCopyFrom.asp?ChannelID=1004SourceName=现代电子技术 现代电子技术????点击数： 11624????更新时间：2006-4-11 摘? 要：文中运用VHDL语言，采用Top To Down的方法，实现8位数字频率计，并利用Isp Expert集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，该系统系统性能可靠。??? 关键词：EDA；VHDL；数字频率计；波形仿真；CPLD 1引言??? VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）