大连交通大学电工与电子技术课件第21章 触发器和时序逻辑电路.pptVIP

第21章 触发器和时序逻辑电路 21.1 双稳态触发器 21.1.1 R－S 触发器 21.1.2 主从JK触发器 21.1.4 触发器逻辑功能的转换 21.2 寄存器 21.2.1 数码寄存器 21.2.2 移位寄存器 21.3 计数器 21.3.1 二进制计数器 四位二进制同步加法计数器级间连接的逻辑关系 例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 21.3.2 十进制计数器 逻辑功能及外引线排列 逻辑功能及外引线排列 逻辑功能及外引线排列 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 解：1. 写出各触发器 J、K端和CP端的逻辑表达式 CP0= CP K0 =1 J0 =Q2 K1 =1 J1 =1 CP1= Q0 J2=Q0Q1 K2 =1 CP2= CP RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 解：当初始状态为“000”时， 各触发器J、K端和C端的电平为 CP0= CP=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 CP1= Q0=0 J2=Q0Q1=0 K2 =1 CP2= CP=0 RD Q J K Q Q0 FF0 Q J K Q Q1 FF1 Q J K Q Q2 FF2 CP 计数脉冲 0 1 1 1 1 1 CP J2=Q0Q1 K2 =1 J1 = K1 =1 K0 =1 J0 =Q2 Q2 Q1 Q0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 0 0 0 由表可知，经5个脉冲循环一次，为五进制计数器。 CP1= Q0 由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。 异步五进制计数器工作波形 CP 1 2 3 4 5 Q0 Q1 Q2 CP 0 1 0 (4) J=0，K=0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 保持原态 保持原态 R S C 从触发器 Q Q Q SD RD 1 C J K CP 从触发器 CP 0 1 0 0 1 结论： CP高电平时主触发器状态由J、K决定，从触发器状态不变。 CP下降沿( )触发器翻转(主、从触发器状态一致）。 R S 从触发器 Q Q Q SD RD 1 J K CP 从触发器 3. JK触发器的逻辑功能 Qn 1 0 0 1 1 1 0 0 Qn 0 1 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 CP高电平时，主触发器状态由J、K决定，从触发器状态不变。 CP下降沿( )触发器翻转(主、从触发器状态一致）。 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 CP Q J K SD RD Q 例：JK 触发器工作波形 CP J K Q 下降沿触发翻转 基本R-S触发器 导引电路 G2 G1 Q Q SD RD G3 G4 G5 G6 CP D 21.1.3 维持阻塞 D 触发器 1.电路结构 反馈线 跳转 21.1.3 维持阻塞 D 触发器 2.逻辑功能 （1）D = 0 触发器状态不变 当CP = 0时 当CP= 1时 触发器置“0” 在CP= 1期间，触发器保持“0”不变 21.1.