微型计算机原理及接口技术电子教案_第二章_西电版.pptVIP

微机原理及接口技术 第2章 16/32位微处理器 2.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点 2.1.1 8086 CPU特点 2.1 8086/8088 CPU 2.1.1 8086/8088 CPU的特点 1978年，8086第一代16位微处理器。 第一次将流水线思想引进微处理器：指令级流水。 存储器分段管理机制引入处理器，扩大寻址能力。 只有整数运算指令。可配套协处理器8087、I/O处理器8089，具备较强大计算能力和I/O处理能力。 1979年推出8088，8位外部数据总线，兼容丰富的8位配套器件， 8088内部结构与8086基本相同。 2.1.1 8086 CPU 的内部结构 工作原理：取指令，执行指令 BIU EU 相互独立，相互配合 指令队列有空字节，BIU自动取指 → 队列 EU总是从队列前部取指令去执行 指令需要访问M或I/O，EU会请求BIU去完成 2.1.1 8086 CPU 的内部结构 由于有指令队列，BIU和EU可并行工作： 2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能 电源引脚 地址、数据线 时钟、复位 中断 最小模式/最大模式 2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能 电源引脚 地址、数据线 时钟、复位 中断 最小模式/最大模式 2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能 最小/最大模式下功能相同的其它引脚： 读信号 高字节数据选择 准备好信号 测试信号 2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能 最小模式下的引脚： 总线读写控制 中断应答 总线请求 2.1 8086/8088 CPU 2.1.2 8086 CPU引线及其功能 最大模式下的引脚： 总线读写控制（8288译码输入） 总线请求 总线封锁 指令预取队列状态 2.1 8086/8088 CPU  2.1.3 8088 CPU的引线 电源引脚 地址、数据线 时钟、复位 中断 最小模式/最大模式 2.1.4 8086 CPU 的内部结构 总线接口单元BIU（Bus Interface Unit）负责与存储器、I/O接口传递数据，具体完成： 从内存取指令，送到指令队列 配合EU从指定的内存单元或IO端口取数据 将EU的操作结果送到指定的内存单元或IO端口 执行单元EU（Execute Unit）负责指令的执行（算术、逻辑运算、控制命令、……） 2.1.4 8086 CPU 的内部结构 2.1.4 8086 CPU 的内部结构 内部寄存器： 4.控制寄存器 控制寄存器包含两个： 1.IP(指令指针寄存器) 与代码寄存器CS一起确定当前所要取的指令的内存地址（CS*16+IP），顺序执行的时候，每次执行完一条指令，则自动加1 2.PSW(程序状态字) 存放CPU的状态 【例2】8位二进制加法如下，给出各状态标志位的值。 1 0 1 1 0 1 0 1 被加数8位 ＋ 1 0 0 0 1 1 1 1 加数8位 进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和8位 最高位D7产生进位：CF=1； D3产生进位：AF=1 结果不为0：ZF=0； 结果最高位为0：SF=0； 两负数相加结果为正，溢出：OF=1 结果中有2个“1”，偶数个“1” ：PF=1 2.1 8086/8088 CPU 2.1.5 存储器寻址 代码、数据量不大 → 使其处于同一段内（64KB范围内）→ 可减少指令长度、提高运行速度。 内存分段为程序的浮动分配创造了条件。 形式地址6832H:1280H → 物理地址？ 各个分段之间可以重叠。 2.1 8086/8088 CPU 2.1.5 存储器寻址 代码、数据量不大 → 使其处于同一段内（64KB范围内）→ 可减少指令长度、提高运行速度。 内存分段为程序的浮动分配创造了条件。 形式地址6832H:1280H → 物理地址？ 各个分段之间可以重叠。 2.1.6 典型时序分析 基本概念 指令周期：取指＋执行 总线周期：CPU通过总线对接口或者存储器进行一次访问所需要的时间。例如：存储器读写、I/O读写、中断响应 时钟周期：CPU处理动作的最小单位 为什么要研究时