电子科技大学数字逻辑设计及应用课件 第三章（2）.2.ppt

第3章 数字电路 介绍数字电路中的电气知识 回 顾 CMOS稳态电气特性 逻辑电压电平 噪声容限 带电阻性负载的电路特性 非理想输入时的电路特性 输入偏离供电轨道，输出电压变坏 扇出（fan-out） 当输出负载大于它的扇出能力时？？ 输出特性变差 电流?，功耗 ?，温度升高 传输延迟、转换时间变长 不用的CMOS输入端如何处理？？ 如何毁坏CMOS器件？（自学） 3.6 CMOS动态电气特性 考虑两个方面：速度、功耗 转换时间 考虑两个因素： 晶体管的“导通”电阻 寄生电容（stray capacitance） 传播延迟 功率损耗 动态功耗的来源： 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL 功率损耗 动态功耗的来源： 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL 3.6 CMOS动态电气特性 考虑两个方面： 速度 功耗 3.7 其他CMOS输入输出结构 传输门 施密特触发器输入 施密特触发器的应用 施密特触发器的应用 施密特触发器的应用 三态输出 漏极开路输出 漏极开路输出 漏极开路输出的线连逻辑 3.9 双极逻辑 二极管开关特性 3.9 双极逻辑 二极管逻辑 双极结型晶体管 截止区 放大区 饱和区 肖特基晶体管 三极管内部电荷的建立和消散都需要时间 ——存储时间（传输延迟的重要部分） 确保晶体管正常工作时不进入深度饱和 利用肖特基二极管 * * 数字逻辑设计及应用 高态 不正常状态 低态 VOLmax VILmax VIHmin VOHmin VOUT = 0 VCC = + 5.0V RThev VThev + VCC = + 5.0V RThev VThev + VOUT = 1 保证提供或吸收的电流小于门电路的规定值 负载导致输出特性变坏 VDD = +5.0V VOUT VIN Tp Tn 电流尖峰和去耦电容器 iD vI 1 2 VDD 转换时间 传播延迟 VCC = + 5.0V RL Rp Rn VL + CL 电容两端电压不能突变 在实际电路中 可用时间常数 近似转换时间 P79 图3-36 上升时间tr 下降时间tf P83 图3-42 VIN VOUT 信号通路：一个特定输入信号到逻辑元件的 特定输出信号所经历的电气通路。 VDD = +5.0V VOUT VIN Tp Tn 分为：静态功耗、动态功耗 CL 分为：静态功耗、动态功耗 VCC 的大小 输入波形的好坏 输入信号频率 负载电容 输入信号频率 (VCC ) 2 转换时间（transition time） 传播延迟（propagation delay） 静态功耗（static power dissipation） 动态功耗（dynamic power dissipation） 当EN = 0，EN_L = 1， 晶体管截止， A、B断开 当EN = 1，EN_L = 0， 晶体管导通， A、B之间低 阻抗连接 双向器件 传播延迟非常短 EN EN_L A B VOUT VIN 5.0 2.1 2.9 5.0 电压传输特性 VT+ VT- 输 入 门限 电压 VT+ VT- 采用内部反馈，边沿更陡 滞后：两个门限电压之差 逻辑符号： 波形变换 脉冲整形 脉冲鉴幅 VCC OUT EN A 当EN=0时， C=1, Tp截止 B=1, D=0, Tn截止 高阻态（悬空态） 当EN=1时， C=A’ , B=0 , D=A’ 由A控制输出为 逻辑0 或 逻辑1 B C D Tp Tn A EN OUT 逻辑符号 输出电平？？ 造成逻辑混乱 很大的负载电流 同时流过输出级 可使门电路损坏 VCC A Z 有源上拉 active pull-up VCC B 低 高 有源上拉的CMOS器件 其输出端不能直接相联 100? 1M? 100? 1M? A B Z VCC VCC ’ R 上拉电阻 A B Z 逻辑符号 希望尽量小，减少上升时间 太小则吸收电流太大 应用：驱动LED、线与、 驱动多源总线 A B Z VCC VCC R C D VCC Z = Z1 · Z2 = (A·B)’ · (C·D)’ = (A·B + C·D)’ Z1 Z2 线与 第4章 反演定理 门限 电压 反向击穿 漏电流 v i VT I s ＋ + Rf Vd 正偏 （导通） + 反偏 （截止） A B D1 D2 R VCC Y 电平偏移：输出和输入的数值不相等 不能直接驱动负载