MAX10嵌入式乘法器用户指南-Intel.PDFVIP

下载本文档

29
0
约9.34万字
约 37页
2019-05-10 发布于天津
举报
版权申诉

MAX10嵌入式乘法器用户指南-Intel.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

嵌入式乘法器用户指南订阅反馈内容嵌入式乘法器模块概述嵌入式乘法器特性和体系结构嵌入式乘法器体系结构输入寄存器乘法器级输出寄存器嵌入式乘法器操作模式乘法器乘法器嵌入式乘法器实现指南由内核生成的文件原型位置组件声明位置的内核参考参数设置端口的内核参考参数设置端口的内核参考参数设置端口的内核参考参数设置端口嵌入式乘法器用户指南档案嵌入式乘法器用户指南的附加信息公司嵌入式乘法器用户指南的文档修订历史公司嵌入式乘法器模块概述订阅反馈嵌入式乘法器可配置成一个乘法器或者两个乘法器对于那些大于的乘法运算软件将多

MAX 10 嵌入式乘法器用户指南订阅 UG-M10DSP 101 Innovation Drive 2016.05.02 San Jose, CA 95134 反馈内容 MAX 10 嵌入式乘法器模块概述1-1 MAX 10 嵌入式乘法器特性和体系结构2-1 嵌入式乘法器体系结构2-1 输入寄存器 2-1 乘法器级(Multiplier Stage)2-2 输出寄存器 2-2 嵌入式乘法器操作模式2-3 18-Bit 乘法器 2-3 9-Bit 乘法器 2-3 MAX 10 嵌入式乘法器实现指南3-1 由IP 内核生成的文件 3-1 Verilog HDL 原型位置3-1 VHDL 组件声明位置3-2 MAX 10 的LPM_MULT (Multiplier) IP 内核参考 4-1 LPM_MULT 参数设置4-1 端口4-3 的ALTMULT_ACCUM (Multiply-Accumulate) IP 内核参考 5-1 ALTMULT_ACCUM 参数设置 5-1 ALTMULT_ACCUM 端口 5-7 MAX 10 的ALTMULT_ADD (Multiply-Adder) IP 内核参考6-1 ALTMULT_ADD 参数设置6-1 ALTMULT_ADD 端口6-8 MAX 10 的ALTMULT_COMPLEX (Complex Multiplier) IP 内核参考 7-1 ALTMULT_COMPLEX 参数设置7-1 端口7-2 MAX 10 嵌入式乘法器用户指南档案 A-1 MAX 10 嵌入式乘法器用户指南的附加信息 B-1 Altera 公司 MAX 10 嵌入式乘法器用户指南的文档修订历史 B-1 Altera 公司 MAX 10 嵌入式乘法器模块概述