EDA综合课程工作方案设计书-数字秒表.docVIP

封面 作者：PanHongliang 仅供个人学习 北 华 航 天 工 业 学 院 《EDA技术综合设计》 课程设计报告 报告题目： 数字秒表 作者所在系部： 电子工程系 作者所在专业： 电子信息工程 作者所在班级： B10211 作 者 姓 名 ： 指导教师姓名： 完 成 时 间 ： 2012.12.13 内 容 摘 要 近几年EDA技术发展十分迅速，在未来的三至五年EDA技术会像单片机一样成为社会的主流。应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字系统的开发时间。我们尝试利用VHDL为开发工具设计数字秒表。 秒表的逻辑结构较简单，它主要由十进制分频器、计数器、六进制计数器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止及启动。 秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便与同显示译码器连接。 关键词: VHDL