基于VHDL语言的两位数简易记分板设计毕业设计.doc

本科毕业设计 题 目： 基于VHDL语言的两位数简易记分板设计 学位论文原创性声明 兹呈交的学位论文，是本人在指导老师指导下独立完成的研究成果。本人在论文写作中参考的其他个人或集体的研究成果，均在文中以明确方式标明。本人依法享有和承担由此论文而产生的权利和责任。 声明人（签名）： 年 月 日 黄山学院本科毕业设计说明书正文 目 录 TOC \o 1-1 \h \u \h \u \t /_blank 计算机辅助设计（CAD）、 \t /_blank 计算机辅助制造（CAM）、 \t /_blank 计算机辅助测试（CAT）和 \t /_blank 计算机辅助工程（CAE）的概念发展而来[1]。它以计算机为工具，设计者只需使用EDA \t /_blank 软件开发环境，使用硬件描述语言完成设计文件，剩下的任务就交给计算机，由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标 \t /_blank 芯片的适配编译、逻辑映射和编程下载等工作。在这种情况下，FPGA（Field－Programmable Gate Array，即现场可编程门阵列）器件应运而生[2]。由于FPGA具有现场可编程功能，所以，当系统的功能需要更改时，我们可以不用修改外围电路结构，只需更改FPGA中的控制电路和接口电路，然后利用EDA工具将更新后的程序下载到FPGA中即可，这不仅大大提高了设计的效率以及使用的成本。还大大提高了 \t /_blank 电路设计的效率和可操作性、减轻了设计者的劳动强度、同时也大大缩短了产品的开发周期、提升了产品的竞争能力[3]。 1.2 选题的目的和意义 大到奥运比赛小到班级的比赛，记分板始终扮演着举足轻重的角色。为了体现出比赛的公正、公平，其质量的重要性显得尤为突出。目前使用的记分器大部分是基于单片机技术制造的，其编码器与解码器的生成方式是单片机内部的软件编译后生成的。在实际应用中，由于程序可能不稳定，从而影响系统的可靠性。而基于现场可编程逻辑门阵列FPGA器件制造的记分器则不会发生这种情况，它采用FPGA器件构造系统，所有算法完全由硬件电路来实现，使得系统的工作可靠性大为提高[4]。 2 系统方案的拟定 2.1 EDA软件的选择 本设计所选用的EDA软件是MAX+Plus II。它是 \t /_blank Altera公司提供的上一代FPGA开发集成环境。由于它的操作界面友好，操作方式简单，一度被誉为业内最简单、最好用的EDA软件之一。它主要有以下几个优点： （1）开放的界面 Max+plusⅡ支持与Cadence、Mentor Graphics等公司所提供的EDA工具接口。 （2）与结构无关 Max+plusⅡ系统的核心编译器支持阿尔特拉公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic \t /_blank 可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程 \t /_blank 逻辑设计环境。 （3）丰富的设计库 该软件为开发者提供了丰富的库单元，其中包括多种特殊的逻辑功能块和74系列的全部器件以及新型的参数化的兆功能。 （4）硬件多种描述语言（HDL） 支持各种HDL设计输入选项，包括VHDL、Verilog HDL以及Altera公司自己的硬件描述语言AHDL。 2.2 硬件描述语言的选择 硬件描述语言（英文：Hardware Description Language，简称：HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用硬件描述语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统[5]。 HDL发展至今已有20多年的历史，截止到上世纪80年代，许多大公司都先后推出了具有自己特色的硬件描述语言，这对电子设计自动化行业起到了极大的促进作用。但是，各大公司自己的硬件描述语言一般都只适用于自己的设计领域和层次，而且种类繁多的开发语言使得开发者左右为难。因此，急需一种面向设计的多领域、多层次并得到普遍认同的标准硬件描述语言。在这种环境驱使下，VHDL和Verilog HDL语言从中脱颖而出，先后成为IEEE标准[6]。 行为级抽象建模的覆盖面范围的能力是VHDL和Verilog HDL的一大区别，具体体现在：Verilog HDL在系统级抽象方面要略差一些，而在门级开关电路描述方面要强的多。至于别的方面二者的功能都不分伯仲，谈不上孰优孰劣。 由于本人首先接触的是VHDL，对其有一定的了解，所以，本次设计采用的是VHDL语