基于FPGA的信道编码技术的研究毕业设计(论文).doc

本科生毕业设计（论文） PAGE \* MERGEFORMAT 1 毕业设计论文 基于FPGA的信道编码技术的研究 第一章 绪论 随着电子技术的快速发展，对通信系统功能的要求不断提高。基于同样的硬件环境，由软件来完成不同的通信功能的方式趋于成熟。于是，可编程高速器件如DSP、ARM、FPGA等成了现代通信系统的主要角色[1]。 FPGA即现场可编程门阵列，它是在PLA、GAL、EPLD等可编程器件的基础上进一步发展的产物，是一种高度集成的可编程逻辑器件，它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点[2]。FPGA的结构灵活，其逻辑单元、可编程内部连线和I／O单元都可以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA还可以实现动态配置、在线系统重构（可以在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间相关或时间相关的任务）及硬件软化、软件硬化等功能。数字调制解调是无线通信中一个重要技术之一。FPGA的基本特点主要有： 1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合成的芯片； 2）FPGA可做其它全定制或半定制ASIC电路的中试样片； 3）FPGA内部有丰富的触发器和I／O引脚； 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一； 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。与传统的DSP或GPP相比，FPGA在某些信号处理任务中表现出非常强的性能，具有高吞吐率、架构和算法灵活、并行计算、分配存储以及动态配置等优势，因此能够解决设计者在通信领域尤其是无线通信方面需要一个高速通用硬件平台来实现并验证自己通信系统和相关算法的需求[3]。 通信系统的目的是将信息从发送端高效、可靠、安全地传送到接收端。因而就引出了衡量通信系统性能的两个主要指标—有效性和可靠性。通常，有效性用传输速率R(比特/信道符号)衡量，可靠性用错误比特率(BER)衡量。但是，实际信道中噪声的存在总会对传输信息产生干扰，从而可能降低通信可靠性[4]。为了保证通信的可靠性，需要采取一定的措施来减少干扰的影响，信道编码就是一种保证通信可靠性的重要技术。对于数字通信系统，其具体做法为：在消息序列中加入一定的冗余，使得编码器输出序列之间满足一定的约束关系，接收端可以根据这些约束关系将受干扰而出现的错误检测或纠正过来。因此，消息从发送端发出后，首先要经过信道编码，之后再经过调制才能发送出去；当然，接收端在解调后，也要经过译码才可以恢复出原始消息。可见作为通信系统的重要一环，信道编码是较合理的解决通信有效性和可靠性这对矛盾的关键，也是实现通信系统经济性所必需的[5]。 本课题正是基于FPGA的开发周期短、使用灵活、采用高速(HCMOS)工艺、功耗低且可与CMOS电平、TTL电平兼容等优点，利用FPGA技术来研究信道编码。通过课题的研究深入了解FPGA技术以及信道编码技术，同时锻炼了完整的系统设计能力。 本论文安排如下： 第一章概括的叙述了FPGA和信道编码的有关内容； 第二章详细的介绍了信道编码的知识，特别是线性分组码、CRC码、卷积码和RS码； 第三章介绍了FPGA技术和Verilog语言以及开发工具QuartusⅡ； 第四章对信道编码的FPGA实现进行了理论验证。 第二章 信道编码 2.1信道编码 2.1.1信道编码的简介 移动传输信道中存在着一定的噪声和衰落，必然会对其中传输的信息引入失真和信号判决错误，因此需要采用信道差错控制码来检测和纠正这些错误比特。信道编码器的作用就是在信息序列中嵌入冗余码元，提高其纠错能力。与信源编码不同，经过信道编码添加冗余码元的目的是为了减小传输中发生的信号和码元错误，在有限信号功率、系统带宽和硬件复杂性的要求下提高系统的可靠性[6]。 2.1. 信道编码的基本思想是将每k个连续的信息比特分成一组，经过适当的数字运算（编码）后得到n个比特的输出，这n个比特组成的序列就被称为一个码字。好的纠错编码所产生的码字应具有的特性是：在所有的码字集合中，所有码字之间的区别尽可能大，从而使通信系统中无法纠正或检测的信道错误尽可能少。 定义： 其中R为编码速率，简称为码率。 从20世纪40年代以来，已经相继提出