齐鲁医药学院模拟电子技术课件 锁相频率合成电路.pptVIP

* 8.4　锁相频率 合成电路 8.4.1 锁相环路 8.4.2 锁相频率合成器 8.4.1 锁相环路 PLL (Phase-Locked Loop) 一. 组成和工作原理 　　PLL 是一种利用相位的自动调节消除频率误差，实现无误差频率跟踪的负反馈系统。 鉴相器 (PD) 环路滤波器 (LF) 压控振荡器 (VCO) ud (t) uI (t) uC (t) uO (t) 参考信号 ?i ?o uO (t) 锁定状态： ?i(t)- ?o(t)= 常数，?i = ?o 失锁状态： ?i ? ?o 二、 集成锁相环路 CMOS 数字集成锁相环路 CD4046 信号输入 放大 鉴相 要求 50% 方波 环 路 滤 波 压控 振荡 分频 缓冲 C1 14 16 7 6 11 12 8 15 10 13 +VCC C 1 9 2 5 R3 3 4 A1 VCO PDII PDI ?N R4 C2 R5 +VCC A2 R2 R1 R6 信号输出 禁止 8.4.2 锁相频率合成器 一、原理框图 晶体振荡器 压控 振荡器 环路 滤波器 可编程分频器 ? N 鉴相器 (PD) 固定分频器 ? M PLL fS fr fo fo/N fr = fS /M = fo /N fr— 频率间隔(分辨率) 二、应用实例 +12 V 14 16