面向并联机构的容错纠错实验研究-机械设计及理论专业毕业论文.docxVIP

万方数据 万方数据 分类号 密级 UDC  学 位 论 文 面向并联机构的容错纠错实验研究 （题名和副题名） 廖乐根 （作者姓名） 指导教师姓名 范守文 教 授 电子科技大学 成 都 （职务、职称、学位、单位名称及地址） 申请专业学位级别 硕士 专业名称 机械设计及理论 论文提交日期 2011.4 论文答辩日期 2011.5 学位授予单位和日期 电子科技大学 答辩委员会主席 评阅人 2011 年 月 日 注 1：注明《国际十进分类法 UDC》的类号。 万方数据 万方数据 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名： 日期： 年 月 日 论 文 使 用 授 权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 签名： 导师签名： 日期： 年 月 日 万方数据 万方数据 万方数据 万方数据 摘要 摘 要 容错纠错技术是提高机电产品安全性和可靠性的有效手段。本文以并联机构 的容错纠错实验研究为主线，分别针对并联机构系统中的传感器故障、驱动器故 障设计了容错纠错实验。第一个实验是基于工控机+运动控制卡的并联机构传感器 故障的容错纠错实验；第二个实验是基于现场可编程门阵列(FPGA)的三自由度 1PT+3TPS 型并联机构的控制实验。此外还对并联机构驱动器故障的容错纠错方法 和低密度奇偶校验(LDPC)纠错码进行了研究。 基于并联机构的传感器故障容错纠错理论，针对三自由度 1PT+3TPS 并联机 构实验平台，设计了传感器故障的容错纠错实验。采用运动控制卡+工控机作为实 验控制器，首先实现了单个驱动器的 PID 控制实验，然后实现了针对并联机构平 台传感器故障的容错纠错实验。实验结果表明当并联机构平台的传感器出现故障 时，系统仍然能够连续正常运行，达到了对传感器故障的容错纠错目的。 针对三自由度 1PT+3TPS 型并联机构运动平台，设计并实现了对该运动平台 的手柄控制实验。选用 FPGA 作为实验中的控制器，采用 verilog HDL 语言实现了 各个控制模块，详细介绍了该实验的各个模块的设计思想和实现技术。实验结果 表明，当手柄运动到某一姿态时，通过对各条驱动腿的运动控制，1PT+3TPS 型并 联机构运动平台也运动到与之对应的姿态。 针对 1PT+3TPS 并联机构的驱动器故障，提出了一种驱动器故障的容错纠错 方法。当任一驱动器出现故障时，系统通过将中间从动腿转化为驱动腿，同时将 故障驱动腿转化为从动腿，使得系统在驱动器出现故障时仍能连续正常运行，达 到了对驱动器故障的容错纠错目的。文中给出了一个实例，来说明驱动器故障的 容错纠错实现过程。 对差错控制理论中的目前性能最接近香农限的纠错码——LDPC 码进行了研 究，针对 LDPC 码的编码复杂度高的问题，提出了一种稀疏生成矩阵的方法来降 低编码复杂度。通过实例仿真证明该方法能对 LDPC 码编码复杂度降低 30%左右， 仿真结果也证明了该方法并不会降低 LDPC 码的性能。 关键词：容错，纠错，并联机构，重构，现场可编程门阵列，纠错码 I ABSTRACT ABSTRACT ABSTRACT Fault tolerance and fault rectification technologies are effective approaches for enhancing safety and reliability of electro-mechanical products. This thesis takes research on fault tolerance and fault- rectification experiments of parallel mechanism as the main clue, fault tolerance and fault-rectification experiments for sensor faults and actuator faults of parallel mechanisms are designed separat