原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 4.5.1 半加器和全加器 4.5 算术运算电路 4.5.2 多位数加法器 4.5.3 减法运算 4.5.4 集成算术/逻辑单元举例 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 4.5.1 半加器和全加器 1 +) 0 1 0 +) 1 1 0 +) 0 0 1 +) 1 1 0 进位C 半加器真值表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S=AB+AB=A ? B C=AB 1. 半加器 S=AB+AB=A ? B C=AB 半加器逻辑电路图 A ＝1 B S C 半加器 A B S C 1. 半加器 半加器 A B S C 全加器 Ai Bi Ci-1 Si Ci 本位加数 低位向本位的进位 本位和 本位向高位的进位 2. 全加器 全加器真值表 Ci-1 Ai Bi Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器逻辑函数式 全加器真值表 Ci-1 Ai Bi Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 全加器逻辑函数式 全加器的逻辑图 全加器的逻辑符号 用与或非门实现 再取反，得： 再取反，得： 用与或非门实现 Si = Ci-1 ? (Ai ? Bi) C i = AiBi+Ci-1(Ai ? Bi) Ai ＝1 Bi ＝1 Ci-1 Si C i ?1 全加器 由2个半加器构成一个全加器 半加器 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 构成：把n位全加器串联起来，低位全加 器的进位输出连接到相邻的高位全 加器的进位输入。 4.5.2 多位数加法器 全加器 Ai Bi Ci-1 Si Ci 用4个全加器构成一个4 位二进制加法器 全加器 全加器 全加器 全加器 C-1 C3 A0 A3 A2 A1 B0 B1 B3 B2 S0 S1 S2 S3 74LS83 0 特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 和表达式 4位超前进位加法器递推公式 超前进位发生器 集成二进制4位超前进位加法器 加法器的级连 3、 加法器的应用 8421 BCD码转换为余3码 BCD码+0011=余3码
文档评论（0）