丛书15-算例01：印制板PI、去耦电容、IR压降、EMC设计规则检查.pdfVIP

CST China 算例01：印制板PI、去耦电容、IR 压降、 SI 及EMC 设计规则检查 在高速数字电路设计中，由于目前芯片的工作电压不断降低，而性能又在不断提高，使得芯片的工作电流也不断地增加， 这势必在整块印制板的供电回路（Power Delivery Network = PDN ）中产生不可忽略的瞬态压降，导致高速芯片工作异常，通 常称为IR-drop，即电流×电阻=压降；另外，PDN 在高频段的阻抗也是同步开关噪声（Simultaneous Switch Noise = SSN） 的主要渠道，这就是电源完整性（Power Integrity = PI ）所要讨论的课题。通过合理地填加去耦电容，可以使PDN 回路阻抗 有所下降，减少SSN。印制板是电磁辐射的最基本的单元，其EMC 性能的优劣直接影响分系统乃至系统EMC 的性能，所 以在印制板Layout 阶段就对其EMC 设计规则的检查是非常必要的。本算例使用CST 印制板工作室对印制板的电源完整性 （PI ）、去耦电容的布局优化、IR 压降以及SI 和EMC 设计规则检查等仿真。 PCB 导入接口： 本算例使用的印制板如下图所示： 该PCB 板长约16cm，宽15cm，总厚度为1.68mm，一共6 层金属层5 层介质层外加上下两层阻焊层。各层厚度及材料 参数如下图所示。 CST China Ltd. | info@ | 北京市海淀区彩和坊路8 号天创科技大厦707C-D 室 | 邮编：100080 | 电话：010| 传真：010 上海市黄浦区复兴东路733 号香港名都1201 室 | 邮编：200010 | 电话：021 | 传真：021 CST China Page 2/5 本算例的主要内容为： 1. 使用CST 印制板工作室专用一键式PI 求解器进行快速电源完整性仿真，对比了FE FD Modeling 和一键式PI 的仿 真结果，得到整版的阻抗分布云图，进行了去耦电容的优化，同时对多端口PI 进行优化，并对比优化后的频域和 时域结果； 2. 采取一键式IR-Drop 求解器仿真电源走线的压降； 3. 使用CST 特有的EMC 设计规则检查工具进行自动的EMC 设计规则检查。 CST 印制板工作室PI 仿真 通过导航树中的Nets 可通过多种方式查看此PCB 板，可以看到如下图所示电源走线（左图），阻抗曲线如下图 所示，可以看到明显的谐振峰（右图）： 同时可以看到所有200 个采样频点的阻抗分布云图，下图给出 1MHz 下的阻抗幅值分布，可以看到，其和曲线 值是对应的，端口处对应为0.612 Ohm CST China Ltd. | info@ | 北京市海淀区彩和坊路8 号天创科技大厦707C-D 室 | 邮编：100080 | 电话：010| 传真：010 上海市黄浦区复兴东路733 号香港名都1201 室 | 邮编：200010 | 电话：021 | 传真：021 CST China Page 3/5 去耦电容仿真 可以看到，Z1,1 和Z2,2 经过优化后均满足指标要求。 可以看到，由于器件的开关作用，其波纹峰峰值达3V （左图）；加入经过优化的去耦电容后，再次进行仿真得 到器件电压如下图所示，可以看到，其电压波纹峰值已从3V 降低到0.5V （右图）。 IR 压降仿真 点击 ，进行一键式IR 仿真，仿真完成后IR 分布视图将自动弹出，将范围设为4V~5V ，将显示模式设为仅显