西南交通大学信息科学与技术学院数字电子技术课件第六章 时序电路分析和设计.pptVIP

第六章 时序逻辑电路的分析和设计 一、时序逻辑电路： 1、数字逻辑电路： 组合逻辑电路（特点）：任何时刻电路产生的稳定输出信号仅与该时刻电路的输入信号有关。 时序逻辑电路（特点）：任何时刻电路的稳定输出信号与该时刻和过去的输入信号都有关，必须含有存储电路。 2、时序逻辑电路： 同步时序逻辑电路：某时刻电路的稳定输出与该时刻的输入和电路的状态有关。 异步时序逻辑电路：电路中没有统一的时钟脉冲，电路状态的改变是由外部输入信号的变化直接引起的。 §6.1 时序逻辑电路的基本概念 一、时序逻辑电路的基本结构及特点： 1、基本结构：由组合电路和存储电路（延迟元件和触发器），两部分组成。 2、逻辑关系：1）输出方程Z=F1（X，Qn）；2）驱动方程（激励函数）：Y=F2（X，Qn）；3）状（次）态方程：Qn+1=F3(Y,Qn)。 3、特点：1）它由组合电路和存储电路组成。2）时序逻辑电路中存在反馈，因而电路的工作状态与时间因素相关，即时序电路的输出由电路的输入和电路原来的状态共同决定。 二、时序逻辑电路的分类： 同步时序电路的速度高于异步时序电路，但电路结构一般较后者复杂。 三、时序逻辑电路功能的描述方法： 1、逻辑方程式： 2、状态表：反映时序逻辑电路的输出Z、次态Qn+1和电路的输入X、现态Qn间对应取值关系的表格称为状态表。 3、状态图：反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形称为状态图。 4、时序图：时序电路的工作波形图。 5、Mealy型电路：输出信号不仅与存储电路的输出状态有关，而且还与时序电路的输入信号有关。 Z=F1（X，Qn） 6、Moore型电路：输出信号仅与存储电路的输出状态有关。 Z=F1（Qn） 例1：P217 例3：分析下图：设同步时序逻辑电路的初始状态为“00”，输入序列为01001101011100，作出电路的状态和输出响应序列，说明电路功能。 §6.3 同步时序逻辑电路的设计方法 一、基本思想：用尽可能少的触发器和门电路来实现所要求的逻辑功能。即：1）简洁，明了，低成本；2）可靠、稳定、一致性。 二、步骤： 1、一般过程： 2、详细说明： 1）由给定的逻辑功能求出原始状态图： 原始状态图：直接由要求实现的逻辑功能求得的状态转换图。 画出原始状态图是设计的最关键步骤：a）分析给定的逻辑功能，确定输入变量，输出变量及该电路应包含的状态，并用字母S0，S1….表示这些状态。b分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合题意的状态图。 一、建立原始状态图和原始状态表： 1、必须弄清楚电路输出和输入的关系以及状态的转换关系。 2、建立原始状态图没有统一的方法，但一般应考虑以下几个方面： 1）设立初始状态：（时序逻辑电路在输入信号开始作用之前的状态称为初始状态）。 首先设立初始状态，然后从初始状态出发考虑在各输入作用下的状态转移和输出响应。 2）根据需要记忆的信息增加新的状态。 应根据问题中要求记忆和区分的信息去考虑设立每一个状态。一般说来，若在某个状态下出现的输入信号能用已有状态表示时，才令其转向新的状态。 3）确定各时刻电路的输出： 在描述逻辑问题的原始状态图和原始状态表中，状态数目不一定能达到最少，这一点无关紧要，因可对它再进行状态化简。应把清晰、正确地描述设计要求放在第一位。由于开始不知描述一个给定的逻辑问题需多少状态，故在原始状态图和状态表中一般用字母或数字表示状态。 2）状态化简：使状态数目减少，从而可以减少电路中所需触发器的个数或门电路的个数。 状态等价：是指在原始状态图中，如果有两个或两个以上的状态，在输入相同的条件下，不仅有相同的输出，而且向同一全次态转换，则称这些状态是等到价的。凡是等价状态都可以合并。 判断两个状态等价的方法（在输入相同的条件下）：第一，它们的输出完全相同；第二，它们的次态满足下列条件之一，即：（1）次态相同；（2）次态交错；（3）次态循环；（4）次态对等效。 二、状态化简： 1、隐含表法：基本思想：先对原始状态表中的所有状态两两比较，找出等效状态对；然后利用等效关系的传递性，得到等效类和最大等效类；最后将最大等效类中的状态合并，得到最小化状态表。 2、步骤：1）作隐含表：隐含表是一个直角三角形网格，横向和纵向格数相同，即等于原始状态表中的状态数减1。隐含表中的方格是用状态名称来标注的，即横向从左到右按原始状态 表中的状态顺序依次标上第一个状态至倒数第二个状态的状态名称，而纵向自上到下依次标上第二个状态至最后一个状态的状态名称。表中每个方格代表一个状态对。 2）顺序比较，寻找等效状态对；对照原始状态表或图对每个状态对进行比较，结果有三：a)状态对等效；b）状态对不等效；c）状态对是否等效需进一步检查。（将它们的