燕山大学信息科学与工程学院数字电子技术基础课件第四章 组合逻辑电路.pptVIP

第四章 组合逻辑电路 [题4.12] 用3-8译码器74138实现逻辑函数 本题要求:A2 A1 A0分别接A,B,C Y3=B’C’+ABC’ Y1=AC Y2=A’B’C+AB’C’+BC [题4.14]利用74138设计1位全减器 全减器逻辑 最小项之和的形式 A2 A1 A0分别接Mi Ni Bi-1 [题4.16]分析图示电路，写出输出Z的逻辑函数式。74151为8选1数据选择器， Y是同相输出， W是反相输出。 1 1 10 1 11 1 1 01 1 00 10 11 01 00 DC BA 1 [题4.19] 8选1数据选择器74151实现函数,A2 A1 A0分别接A B C 8选1的逻辑 要实现的函数，表达式法或卡诺图法 D0= D5=0 D1= D4=D D2= D’ D3= D6=D7=1 1 1 10 1 11 1 1 01 1 1 1 1 00 10 11 01 00 AB CD [题4.22] 输血判断电路。 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 1 1 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 Y A B C D 解：用AB表示输血者，CD表示受血者。 00－O型，01－A型，10－B型，11－AB型 真值表：用1表示允许输血。 Y=A C+B D= A C B D [题4.25] 用74283设计一个加/减运算电路。M=0为加法运算。 解:减法可用加法实现,只要将减数写成补码形式,补码可用反码加1得到。 被减数：a3a2a1a0 减 数： b3b2b1b0 7400 2输入端四与非门7401 集电极开路2输入端四与非门7402 2输入端四或非门7403 集电极开路2输入端四与非门7404 六反相器7405 集电极开路六反相器7406 集电极开路六反相高压驱动器7407 集电极开路六正相高压驱动器 7408 2输入端四与门7409 集电极开路2输入端四与门 7410 3输入端3与非门74107 带清除主从双J-K触发器74109 带预置清除正触发双J-K触发器7411 3输入端3与门74112 带预置清除负触发双J-K触发器7412 开路输出3输入端三与非门74121 单稳态多谐振荡器74122 可再触发单稳态多谐振荡器74123 双可再触发单稳态多谐振荡器74125 三态输出高有效四总线缓冲门74126 三态输出低有效四总线缓冲门7413 4输入端双与非施密特触发器74132 2输入端四与非施密特触发器74133 13输入端与非门 74136 四异或门74138 3-8线译码器/复工器74139 双2-4线译码器/复工器7414 六反相施密特触发器74145 BCD—十进制译码/驱动器7415 开路输出3输入端三与门74150 16选1数据选择/多路开关74151 8选1数据选择器74153 双4选1数据选择器74154 4线—16线译码器74155 双2-4译码器/数据分配器74156 开路输出双2-4译码器/数据分配器74157 同相输出四2选1数据选择器74158 反相输出四2选1数据选择器7416 开路输出六反相缓冲/驱动器74160 可预置BCD异步清除计数器74161 可予制四位二进制异步清除计数器74162 可预置BCD同步清除计数器74163 可予制四位二进制同步清除计数器74164 八位串行入/并行输出移位寄存器74165 八位并行入/串行输出移位寄存器74166 八位并入/串出移位寄存器74169 二进制四位加/减同步计数器7417 开路输出六同相缓冲/驱动器 74170 开路输出4×4寄存器堆74173 三态输出四位D型寄存器74174 带公共时钟和复位六D触发器74175 带公共时钟和复位四D触发器74180 9位奇数/偶数发生器/校验器