西北民族学院计算机组成原理课件 第五章.pptVIP

指令控制 操作控制 时间控制 数据处理 二、运算器 对数据进行加工处理，它的操作由控制器发来的控制信号控制执行算逻运算。 CPU内部主要寄存器 IR PC AR DR AC PSW 1.数据缓冲寄存器DR 2.指令寄存器IR 3.程序计数器PC 存放指令在存储器中的地址 程序开始执行前，将起始地址(第一条指令地址) →PC PC应具有寄存信息和计数两种功能 5.2 CPU工作机制 —指令执行过程 5.2.1 指令执行过程 * * 2005.11 本科课程教学 第五章 控制器原理与 CPU组织 本章主要讨论： 运算器 控制器 数据通路结构 与外部的连接 指令的执行过程 CPU逻辑组成 CPU工作原理 实例：传统CPU、流水CPU、RISC CPU、MMX CPU 5.1 CPU功能及组成 5.1.1 CPU功能 5.1 CPU功能及组成 5.1.2 CPU组成 一、控制器 组成：PC、IR、指令译码器、程序状态寄存器PSW、时序产生器、微命令发生器（操作控制器） 微命令 发生器 微命令序列 I/O状态 控制台信息 运行状态 译码 …... PSW 时序 IR 地址形成 PC θ D 寻 来自M 送M或ALU +1 送M 微命令 发生器 微命令序列 I/O状态 控制台信息 运行状态 译码 …... PSW 时序 IR 地址形成 PC θ D 寻 来自M 送M或ALU +1 送M 微命令 发生器 微命令发生器 功能： 产生全机所需的各种微命令 控制最基本的操作(微操作)的命令 电位型 脉冲型 构成微命令发生器：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。 5.1 CPU功能及组成 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 暂时存放： ①由存储器读出的一条指令或一个数据字 ②向存储器存入的一条指令或一个数据字 CPU与M、I/O之间信息传送的中转站，补偿速度差别 在单累加器结构的运算器中，可兼作操作数寄存器 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 存放现行指令 指令从存储器中取出→数据缓冲寄存器DR→IR 功能： 存放现行指令。 决定操作性质 操作码字段 操作数地址 转移地址 PC 微命令 发生器 微命令序列 I/O状态 控制台信息 运行状态 译码 …... PSW 时序 IR 地址形成 θ D 寻 来自M 送M或ALU +1 送M 微命令 发生器 PC IR 地址码字段 译码器 微命令发生器 地址形成部件 寻 D 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 微命令 发生器 微命令序列 I/O状态 控制台信息 运行状态 译码 …... PSW 时序 IR 地址形成 PC θ D 寻 来自M 送M或ALU +1 送M 指令计数器PC 功能： 指示指令在M中的位置。 PC本身+1 顺序执行 PC先+1，再用转移地址修改PC 微命令 发生器 PC 转移执行: ALU+1 4. 地址寄存器AR 保存当前CPU所访问内存单元的地址 AR结构同DR、IR，使用单纯的寄存器结构 信息的存入一般采用电位(电平)-脉冲方式 (电平输入端对应数据信息位，脉冲输入端对应控制信号，在控制信号作用下，瞬时将信息打入寄存器) 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 5. 累加寄存器AC 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 即累加器，是一个通用寄存器 为ALU的算逻运算提供一个工作区 ALU两个输入端加入多路开关或三态门或选择器，以便选择输入 6. 程序状态寄存器PSW 5.1 CPU功能及组成 5.1.3 CPU中的主要寄存器 指示程序工作方式、反映程序运行结果 PSW与控制/状态寄存器有何区别？ 程序状态寄存器PSW 功能： 指示程序运行方式，反映程序运行结果。 例. 某机的PSW PC 微命令 发生器 微命令序列 I/O状态 控制台信息 运行状态 译码 …... PSW 时序 IR 地址形成 θ D 寻 来自M 送M或ALU +1 送M 微命令 发生器 PC IR PSW 工作方式 优先级 T N Z V C 15 12 11 8 7 6 5 4 3 2 1 0 C=1 进位 V=1 溢出 Z=1