毕业论文：《简易图形记录仪设计》.doc

TOC \o 1-3 \h \u HYPERLINK \l _Toc4885 摘 要 l _Toc9016 ABSTRACT l _Toc5200 1 概述 l _Toc13683 1.1选题的背景意义和研究现状 l _Toc10743 1.1.1选题的背景和意义 l _Toc25874 1.1.2国内外研究现状 l _Toc18553 1.2.设计的基本要求 l _Toc1035 2.系统的方案设计 l _Toc29745 2.1系统的控制 l _Toc32416 2.2输入模拟信号的处理 l _Toc17501 2.3数字信号的采集与存储 l _Toc8950 3 系统硬件电路的设计 l _Toc6894 3.1单片机及其外围电路 l _Toc20014 3.2 A/D转换电路 l _Toc8104 3.2.1 ADC芯片的选取 l _Toc29563 3.2.2 TLC549的控制程序 l _Toc16747 3.3信号输入电路单元 l _Toc21717 3.4 存储单元电路的设计 l _Toc22171 3.4.1 存储芯片的选取 l _Toc16937 3.4.2 存储单元硬件电路设计 l _Toc32264 3.4.3 24C512B读写程序 l _Toc6979 3.5液晶显示接口电路 l _Toc11197 3.5.1 HDG12864L-4液晶显示器的简介 l _Toc29118 3.5.2 液晶显示程序 l _Toc27039 4 系统功能的软件设计 l _Toc21439 4.1单片机软件开发系统 l _Toc20941 4.2主程序设计 l _Toc19784 4.3按键设计 l _Toc14612 4.4显示设计 l _Toc23911 5 简易图形记录仪仿真与调试 l _Toc29178 5.1调试和测试所用软件 l _Toc17802 5.2设计的仿真及调试 l _Toc5421 5.2.1 proteus仿真软件的介绍 l _Toc3260 5.2.2调试 l _Toc25175 6.1结论 l _Toc7585 6.2心得体会 l _Toc9380 6.3 致 谢 l _Toc23905 7 文献 l _Toc8329 程序附件 D转换器要选取8位的A\D转换器， 由于要使模拟信号在A\D转换期间信号不变，保持在开始转换的值，故A\D转换器也要带采样保存电路，以保证信号在转换期间保持不变，使设计的图形误差更小。要正确的显示图形，就要把转换后的数据按着输入模拟量的时序逐位传送，传输时，传送和接收两方均要有约定，以统一格式传送和接收数据。综上所述，A\D转换芯片选TLC549更合适。 TLC549是美国德州仪器公司生产的8位串行A\D转换芯片，可与通用微处理器，控制器通过CLK，CS.DATA OUT三条口线进行串行借口。具有4MHZ片内系统时钟和软，硬件控制电路，转换时间最长17MS,TLC549为40000次、S。总失调误差最大为±0.5lSB，典型功耗值为6MW。采用查分参考电压高阻抗输入，抗干扰，可按比例量程度校准转换范围，VREF-接地，VREF+－VREF-≥1V，可用娇小信号的采样。 LC549的工作原理 TLC549均有片内系统时钟，该时钟与I/O CLOCK是独立工作的，无须特殊的速度或相位匹配。当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I/O CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC549时，共用I/O CLOCK，以减少多路(片)A/D并用时的I/O控制端口。 一组通常的控制时序为： (1)将CS置低。内部电路在测得CS下降沿后，再等待两个内部时钟上升沿和一个下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出到DATA OUT端上。 (2) 前四个I/O CLOCK周期的下降沿依次移出第2、3、4和第5个位(D6、D5、D4、D3)，片上采样保持电路在第4个I/O CLOCK下降沿开始采样模拟输入。 (3)接下来的3个I/O CLOCK周期的下降沿移出第6、7、8(D2、D1、D0)个转换位， (4)最后，片上采样保持电路在第8个I/O CLOCK周期的下降沿将移出第6、7、8(D2、D1、D0)个转换位。保持功能将持续4个内部时钟周期，然后开始进行32个内部时钟周期的A/D转换。第8个I/O CLOCK后，CS必须为高，或I/O CLOCK保持低电平，这种状态需要维持36个内部系统时钟周期以等待保