毕业论文：《E6为核心的八路抢答器系统》.doc

PAGE l 引　　言 抢答器是一种广泛应用于企事业单位和商业部门的竞赛设备,为各种知识竞赛、文娱活动提供公正客观快速裁决的一种常用电子设备,也是一种逐渐成型的电子产品,但市面上所售抢答器价格一般较贵且多为小规模集成电路构成,其性能单一,工作起来不够理想。因此,提高抢答器的性能,使其具有更强的功能,使用可靠方便已为抢答器发展的一个方向。随着集成技术和计算机技术的发展,单片机作为其一个分支亦于20 世纪80 年代以来获得了飞速发展,各种新品不断涌现,使单片机的应用更加深入,灵活性也大大增强。本文介绍一种以Atmega16 单片机为核心的八路抢答器系统,它充分利用了单片机系统的优点,其具有结构简单、功能强大、可靠性好、实用性强的特点。 1　　抢答器系统的功能 本抢答系统的要求与数据： 1、可同时供8名选手或8个代表队参加比赛，他们的编号分别是I0～I7，各用一个抢答按钮，按钮的编号分别与选手的编号相对应，分别是S0～S7。 2、给节目主持人设置一个控制开关S，用来控制系统的清零和抢答的开始。 3、抢答器具有数据锁存和显示功能，抢答开始以后，若有选手按动抢答按钮，编号便立即锁存，并在LED数码管上显示出选手的编号，同时，扬声器发出音响提示。此时，输入回路封锁，禁止其他选手抢答。优先抢答的选手的编号一直保持到主持人将系统清零时为止。 4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定，当节目主持人启动“开始”键后，要求定时器立即进行减法计数，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。 5、参赛选手在设定的时间内抢答有效，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零时为止。 6、如果定时抢答的时间已到，却没有选手抢答时，则本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。 7、论文不少于一万字与有关的英文资料（英文翻译4万字符，译文八千字左右）。 ２　　抢答器系统框图 １号抢答端 １号抢答端 ２号抢答端 ３号抢答端 ４号抢答端 ５号抢答端 6号抢答端 7号抢答端 8号抢答端 以Atmega16L为按制系统主机 P C 端 图２-1 8路抢答器系统框 3 原理设计及分析 3.1　　硬件电路的设计 抢答系统主要由抢答系统控制主机，抢答端，PC上位机软件三个部分组成。各部分电路的设计在本章中做了详细的说明。 ３.１.1抢答系统控制主机 3.1.1.1关于Atmega16L单片机 产品特性 . 高性能、低功耗的 8 位AVR. 微处理器 . 先进的RISC 结构 – 131 条指令 – 大多数指令执行时间为单个时钟周期 – 32个8 位通用工作寄存器 – 全静态工作 – 工作于16 MHz 时性能高达16 MIPS – 只需两个时钟周期的硬件乘法器 . 非易失性程序和数据存储器 – 16K 字节的系统内可编程Flash 擦写寿命: 10,000 次 – 具有独立锁定位的可选Boot 代码区 通过片上Boot 程序实现系统内编程 真正的同时读写操作 – 512 字节的EEPROM 擦写寿命: 100,000 次 – 1K字节的片内SRAM – 可以对锁定位进行编程以实现用户程序的加密 . JTAG 接口( 与IEEE 1149.1 标准兼容) – 符合JTAG 标准的边界扫描功能 – 支持扩展的片内调试功能 – 通过JTAG 接口实现对Flash、EEPROM、熔丝位和锁定位的编程 . 外设特点 – 两个具有独立预分频器和比较器功能的8 位定时器/ 计数器 – 一个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器 – 具有独立振荡器的实时计数器RTC – 四通道PWM – 8路10 位ADC 8 个单端通道 TQFP 封装的7 个差分通道 2 个具有可编程增益（1x, 10x, 或200x）的差分通道 – 面向字节的两线接口 – 两个可编程的串行USART – 可工作于主机/ 从机模式的SPI 串行接口 – 具有独立片内振荡器的可编程看门狗定时器 – 片内模拟比较器 . 特殊的处理器特点 – 上电复位以及可编程的掉电检测 – 片内经过标定的RC 振荡器 – 片内/ 片外中断源 – 6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式 . I/O 和封装 – 32 个可编程的I/O 口 – 40引脚PDIP 封装, 44 引脚TQFP 封装, 与44 引脚MLF 封装 . 工作电压: – ATmega16L：2.7 - 5.5V – ATmega16：4.5 - 5.5V . 速度等级 – 0 -