AN 574 印刷电路板(PCB)供电网络(PDN)设计方法.pdfVIP

AN 574: 印刷电路板(PCB)供电网络 (PDN)设计方法 本应用手册不但概述了组成供电网络的各种元件，而且还介绍了 PCB 截止频率 (FEFFECTIVE) 在设计 一款高效系统供电解决方案中的作用。此外，本应用手册还描述了一些 PCB 设计的权衡因素，同时 介绍了您在电路板上组合多个电源轨时可以遵循的高级设计方法。 引言 您转到更小工艺尺寸时，电源电压会下降。这种电压下降有助于降低动态功耗。通过工艺改进，半导 体厂商们正逐渐地提高器件密度。这便带来总电流需求的增加。这种需求的增长反过来又在供电方面 形成诸多挑战，因为设计人员不得不满足日益苛刻的噪声要求来使器件正常运行。 图 1 显示了当您从 130 nm Stratix® I 器件系列转到 40 nm Stratix IV 器件系列时，内核电源电压从 1.5 V 降至 0.9 V 的一个例子。由于器件密度的提高，从 Stratix I 器件转到 Stratix IV 器件带来总电 流增加。Stratix I 器件系列的逻辑元件 (LE) 最大数目为 79 K，而 Stratix IV 器件系列的 LE 最大数 目为681 K，增加了约 8.6 倍。 图 1、工艺尺寸变化带来的内核电压下降 供电网络 供电网络的目的是为芯片上的有源器件提供无噪电源和参考电压。与 ASIC 类似，现场可编程门阵列 (FPGA) 器件需要无噪电源，来满足其最大工作频率 (fMAX) 要求。图 2 显示了一个系统供电网络的 简单表现形式。 2009 Altera Corporation AN 574 图 2、系统供电网络 供电网络具有一个阻抗 (ZPDN ），其与稳压器模块 (VRM) 到 FPGA 的通路有关。特定电源轨上承 受的噪声（电压纹波）大小与该阻抗 (ZPDN) 以及该电源轨相关的瞬变电流 (ITRANSIENT) 吸取成正比例 关系。图 3 显示了 ITRANSIENT 的示意图。 根据欧姆定律： VRIPPLE = ITRANSIENT * ZPDN 图 3、Itransient 定义 瞬变电流取决于具体应用并由开关信号模式决定。作为一名电路板设计人员，您无法控制该参数。您 可以通过减小 ZPDN 的方法来降低电压纹波。ZPDN 的 PCB 部分在您的控制范围内。您可以利用较好 的电路板设计方法来优化该参数。为了确保电压纹波噪声不超出 FPGA 规范，ZPDN 的设计必须满足 目标阻抗 ZTARGET 的要求。ZTARGET 是您设计 PCB 阻抗 (ZPCB) 大小的指导原则。您可以对 ZTARGET 进行如下定义： 方程式 1 2009 Altera Corporation AN 574 其中： MaxTransientCurrent 是瞬变电流，以总导出电流的百分比计。 您可以使用 PowerPlay 功率分析仪或早期功率估算器来近似计算各种 Altera® 电源轨的总电流。 纹波百分比是 Altera 规定的最大容许电压纹波。不同的电源轨，纹波百分比和最大瞬变电流值也不 同。 Stratix IV GX 器件系列的 PDN 工具提供了一个 PCB 去耦建议频率。该频率被称为 FEFFECTIVE 。后 面章节将会介绍，在该频率以外设计 PCB 去耦不会带来系统 PDN 性能的提高。通过考虑 PCB 、封 装和芯片寄生，PDN 工具计算得到该频率。 如欲了解 Stratix IV GX 器件系列的建议设置，请参见《Stra