VHDL语言程序及其详细注释.pptVIP

加法器和寄存累加器 专业：电路与系统 姓名：程兴宏 学号：201021005 一个全加器 entity full_Adder is 黑体表示关键字，定义实体，实体名为full_Adder generic (TS:TIME:=0.11ns;TC:=0.1ns);类属参数说明 port (x,y,cin: in BIT; cout,sum: out BIT);端口说明，输入输出及其类型 end full_Adder;实体说明结束 architecture Behave of Full_Adder is 实体的结构体名称及其所属关系 begin 结构体语句部分 sum =x xor y xor cin after TS; --信号赋值有延时 Cout = (x and y) or (x and Cin) or (Y and Cin) after TC; end;结构体说明结束 8位行波进位加法器 entity Adder8 is 定义实体，实体名为 port (A,B;in BIT_VECTOR(7downto 0); Cin: in BIT; Cout:out BIT;端口说明，输入输出及其类型 Sum: out BIT_VECTOR(7 downto 0)); end Adder8;实体说明结束 architecture