快速锁定频率综合器的设计与实现-电路与系统专业论文.docxVIP

上海交通大学 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定， 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权上海交通大学可以将本学位论文的 全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存和汇编本学位论文。 保密口，在 年解密后适用本授权书。 。本学位论文属于 / 。 不保密 (请在以上方框内打 .J ) 时文阳名:咐均由阳:建:r 枣 阳:lrOlf年 2月午日 日期:以内心月吁日 万方数据 上海交通大学硕士学位论文 上海交通大学硕士学位论文 万方数据 万方数据 快速锁定频率综合器的设计与实现 摘 要 无线通信标准的产生大多伴随着集成电路工艺的进步，其中的一 些标准对射频接收前端内的频率综合器的锁定时间有严格的要求。 射频接收前端通常都使用锁相环作为频率综合器。目前，无线通 信系统中常用的是传统电荷泵锁相环结构。锁相环往往需要有较大的 输出频率范围来适应宽带通信的需求，所以锁相环的核心模块电压控 制振荡器一般使用单或多核宽带结构。这样的锁相环的锁定过程包括 数字粗调（包括多核情况下的电压控制振荡器的选择）和模拟细调。 数字粗调称为锁相环的跟踪阶段，而模拟细调称为捕获阶段。为了实 现快速锁定，必须同时减少跟踪阶段和捕获阶段所用的时间。 本文分别针对锁相环跟踪阶段及捕获阶