数字电子技术基础-第11章.pptVIP

图11.2.7　控制器的逻辑符号 　　控制器的VHDL描述文件control.vhd如下： 　　library ieee; 　　use ieee.std—logic—1164.all; 　　use ieee.std—logic—unsigned.all; 　　 　　entitycontrol is 　　　 port( clk,hold:instd—logic; 　　 ared,agreen,ayellow,bred,bgreen,byellow:outstd—logic); 　　end control; 　　 　　 architecture behavior ofcontrol is 　　　type state—type is(s0,s1,s2,s3,s4); 　　　signal current— state,next— state: state—type; 　　　signalcounter:std—logic—vector(6 downto 0); begin synch: process begin 　wait until clk′event and clk=′1′; 　　if hold=′0′then　当紧急制动信号有效时，计数器停止计数 　　　counter=counter; 　　else当紧急制动信号无效时，计数器进行周期为90s的计数 　　　if counter89then 　　　counter=counter+1; 　　else 　　　　counter=( others=′0′); 　　　end if; 　　end if; 　end process; 　　process状态机的状态转移描述 　　begin 　　　wait until clk′event and clk=′1′; 　　　　 current— state=next— state; 　　end process; 　　 　　state—trans: process( current— state) 　　begin 　　　　case current— state is 　　when s0= 　　　　ifhold=′0′then 　　　　　 next— state=s4; 　　　　else 　　　　　ifcounter39then 　　　　　　next— state=s0; 　　　　　else 　　　　　　next— state=s1; 　　　　　end if; 　　　　end if; 　　when s1= 　　　　if hold=′0′then 　　　　　next— state=s4; 　　　　else 　　　　　if counter44then 　　　　　　next— state=s1; 　　　　　else 　　　　　　next— state=s2; 　　　　　end if; 　　　　end if; 　　when s2= 　　　　if hold=′0′then 　　　　　 next— state=s4; 　　　　else 　　　　　ifcounter84then 　　　　　　next— state=s2; 　　　　　else 　　　　　　next— state=s3; 　　　　　end if; 　　　　end if; 　　when s3= 　　　　if hold=′0′then 　　　　　 next— state=s4; 　　　　else 　　　　　if counter89then 　　　　　　next— state=s3; 　　　　　else 　　　　　　next— state=s0; 　　　　　end if; 　　　　end if; 　　when s4= 　　　　if hold=′0′then 　　　　　 next— state=s4; 　　　　else 　　　　　if counter39 then 　　　　　　next— state=s0; 　　　　　elsif counter44 then 　　　　　　next— state=s1; 　　　　　elsif counter84 then 　　　　　　next— state=s2; 　　　　　elsif counter89 then 　　　　　　next— state=s3; 　　　　　end if; 　　　　end if; 　　　end case ; 　　end process; 　　 　　output: process( current— state)每种状态下两个路口