可编程中断控制器82C59A.ppt

第5章 可编程中断控制器82C59A-2 5.1 概述 5. 1. 1 前言 82C59A-2是为简化微处理机系统中断接口而实现的LSI外围芯片。也叫做PIC（Programmable Interrupt Controller）。是高性能高速度芯片。 在多级优先级中断系统内82C59A-1402已经把CPU从对任务的轮询中解救出来。 PCI可由软件进行控制，使用于各种不同的环境，联级可接受8~64个中断输入。 82C59A-2的特点 管脚与NMOS8259A-2兼容 单片8级优先级，级联可扩64级 多种可编程中断方式 各自专用的请求屏蔽能力 与Intel系列机兼容 全部采用静态设计 低功耗 5V的电源供电。 5.1.2 微处理机系统中的中断 轮询方法：图5-1所示 中断方法图5-2所示 82C59A-2 说明：I/O设备接在PIC上， 由PIC接受中断请求，并 判断请求的优先级。再向 CPU发中断请求 5.2 82C59A-2的外特性 5.2.1 82C59A-2的方框图 RD# WD# CS# A0 INT INTA# CAS0~ SP#/EN# 5.3 82C59A-2的内部体系结构 INTA# INT RD# WR# A0 IR0 IR1 CS# CAS0 CAS1 CAS2 IR7 SP#/EN# 内部结构介绍 1.中断请求寄存器（IRR)和中断服务寄存器（ISR）： IRR、ISR、优先级仲裁器及中断屏蔽寄存器是82C59A-2的核心模块。 中断请求寄存器（IRR）内保存着正在请求中断服务的那些信号和中断输入的当前有效状态。 中断服务寄存器中保存着正在接受服务的那些中断的状态值。 2. 优先级仲裁器：用来分辨和仲裁IRR中被置成1的中断优先级的各位， 在INTA#脉冲期间选出最高优先级并选通进入ISR中最高优先级的对应位。 3. 中断屏蔽寄存器（IMR） ：此寄存器内保存的是被屏蔽的中断位，与中断请求寄存器和优先级仲裁器配合使用。 4. 数据总线缓冲存储器：此缓冲器是三态、双向8位缓冲器，作为82C59A与系统数据总线的接口。 5. 读写/控制逻辑：接收来自CPU的命令，在读写/控制逻辑内部配有初始化 命令寄存器ICW和操作命令寄存器OCW。按初始化的协议格式和操作命令的方式功能进行工作。数据总线缓冲器及读写控制逻辑是微处理机访问内部存储器，提供中断类型号到达微处理机的路径。通过缓冲器的数据传送方向、时序、源操作数和目的操作数由读写控制逻辑控制输出。 6. 级联