微机原理课件第三章存储器.pptVIP

第三章 存储器 存储器简介(概念、分类、结构) 只读存储器和随机存取存储器 存储器的连接 多层存储结构概念 3.1 存储器简介 存储器概念 存储器分类 存储器结构 存储器的主要指标 一、存储器概念 定义： 存储器就是微型机中用来存储程序和数据的部件,具有记忆功能。 构成: 存储器由一个个存储单元构成，每个单元有唯一的地址与之对应，访问存储器的过程实际上就是对存储单元的数据实现存或取的操作。 二、存储器分类 按构成材料和存储介质分类 半导体存储器 磁介质存储器，如： 磁盘和磁带等 光电存储器 按在计算机中的作用分类 主存储器(内存) 辅助存储器(外存) 高速缓冲存储器（Cache） 三、存储器的结构 存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。 地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。 控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。 数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。 四、主存储器的主要技术指标 1、存储容量：存储器所包含的存储单元数或可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）。 2、存取速度：也可以是存取时间，是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。 3、可靠性：用平均故障间隔时间来衡量。 4、功耗：通常是指每个存储元消耗功率的大小。 3.2 随机存取存储器 1、定义：在计算机正常工作状态下,存储器的信息既可以随机读,又可以随机写。 2、性质：RAM中的信息具有易失性。 3、分类: a. 静态RAM (速度快,存储容量小,集成度低,无需刷新 ) b. 动态RAM (速度慢,存储容量大,集成度高,需刷新 ) 静态RAM (1) Intel 6116芯片 ——双列直插24引脚 工作方式 (2)静态RAM 6264（8K×8） 动态RAM DRAM2164的引脚功能 A7～A0：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址。64K个单元需要16根地址线，在存取某个单元时，将存取的地址分两次输入到芯片中，每次8位都有同一组地址线输入。每次送到芯片上的地址分别称为行地址和列地址，分别锁存到芯片内部的行地址锁存器和列地址锁存器中，从而通过行列译码来选中要寻址的单元。 RAS#：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址。 CAS#：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址。 WE#： 写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。 DIN：数据输入引脚。 DOUT：数据输出引脚。 VDD：＋5V电源引脚。 Vss：接地引脚。 N/C：空脚，无定义。 3.3 只读存储器ROM 1、定义：在计算机正常工作状态下,存储器的信息只可以随机读,不可以随机写。 2、性质：ROM中的信息具有非易失性。 3、分类: a. 掩模ROM b. 可编程的PROM c. 紫外线擦除、可编程的EPROM d. 电擦除、可编程的E2PROM等 e. 快擦写存储器（Flash ROM） Intel 2764(EPROM) 3.4 存储器芯片与CPU的连接 一、存储器接口应考虑的几个问题 存储芯片的选用 CPU总线负载能力 存储器与CPU之间的时序配合 存储器地址分配与片选问题 二、存储器的数据宽度扩充和字节数扩充 三、CPU与存储器的连接方式 数据线：D15～D0 地址线：A19～A0 控制线：M/IO#、RD# 、WR#、BHE# 片选信号 CS# 的产生 线选方式（线选法） 译码选择方式 全地址译码法 部分地址译码法 存储器地址译码电路的设计一般遵循如下步骤： （1）根据系统中实际