TEC-XP实验机硬件组成工作原理.docVIP

TEC-XP实验机硬件组成的工作原理 学院： 班级： 学号： 姓名： 目录 TOC \o 1-3 \h \u 8279 综述： 1 17436 1、运算器部件 3 3924 2、控制器部件 4 17474 3、存储器部件 6 29480 4、串行接口线路 7 2326 5、总线 8 31830 5.1数据总线 9 27822 5.2地址总线 9 16851 5.3控制总线 10 653 5.4内部总线 10 10195 附录： 11 综述： TEC-XP由清华大学科教仪器厂和清华大学计算机系联合研制。该实验系统重点用于计算机组成原理和计算机系统结构等课程的硬件教学实验，还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方便的教学实验。 TEC-XP系统的硬件系统由以下几个基本部分组成：运算器部件、控制器部件、内存储器系统和串行接口线路，各个部分被划分在电路板的不同区域。 TEC-XP教计算机系统其外观如图1所示： 图1. TEC-XP+教学计算机系统外观图 其系统基本组成部分的结构框图如图2所示： 图2. TEC-XP教学计算机的硬件组成线路 1、运算器部件 从图3可以看到，教学计算机运算器部件其主体为4片4位的运算器芯片Am2901彼此串接构成，每片Am2901 芯片内含完成算术和逻辑运算功能的ALU，双端口控制读出、单端口控制写入的16 个累加器，和完成乘除法运算的乘商寄存器等功能部件，而且每片Am2901还可以接收来自内部总线IB 的4 位输入数据，其4 位输出都直接送到地址寄存器AR 的不同字段（AR 不属于运算器的组成部分，图中用虚线框表示），并且经过支持三态功能的开关门电路送到内部总线IB。从功能和组成两个方面都比较好地体现了运算器部件的教学内容。 它输出16位的数据运算的结果（用Y表示）和4个结果特征位（用Cy、F=0000、OVER、F15标志），它的输入（用D表示）只能来自于内部总线。确定运算器运算的数据来源、运算功能、结果处置方案，需要使用控制器提供的I8~I0、B3~B0、A3~A0共17个信号。 从图2 清楚可以看到运算器，它只能接收教学机内部总线IB 送来的16 位数据，它的输出直接连接到地址寄存器AR的输入引脚，用于提供地址总线的信息来源。或者经过2个8位的244器件的控制被送到内部总线IB，用于把运算器中的数据或者运算结果写入内存储器或者输入输出接口芯片。 运算器产生的4个结果特征位的信息需要保存，为此必须设置一个4位的标志寄存器FLAG，用于保存这4位结果特征信息，标志寄存器的输出分别用C、Z、V、S表示。FLAG 的输出可以经过一个8 位的开关门送到内部总线IB。控制标志寄存器何时和如何接收送给它的信息，需要使用控制器提供的SST2~SST0三位信号。 运算器还需要按照指令执行的要求，正确地得到最低位的进位输入信号，最低位和最高位的移位输入信号，为此还需要配置另外一个标示为SHIFT的线路，在控制器提供的SSH和SCI1~SCI0三位信号的控制下，产生运算器最低位的进位输入信号，最低位和最高位的移位输入信号。 图3.运算器组成线路与信息连接关系 2、控制器部件 教学计算机支持微程序的和组合逻辑的两种控制器，构成比较复杂，并可以通过拨动一个开关完成两种控制器之间的切换。 在选用器件时，微程序方案中选用了美国AMD公司的微程序定序器Am2901芯片，保证微程序设计的规范与实用性；控存体选用只读存储器（ROM）芯片，通过对该ROM的编程写入方式支持动态微程序设计；微程序的控制器主要由程序计数器PC、指令寄存器IR、48位的控制存储器、48位的微指令寄存器、微指令的下地址逻辑线路等组成。 组合逻辑方案中，节拍逻辑与时序控制信号形成部件（组合逻辑线路）选用了GAL20V8现场可编程器件和Macro Array CMOS High density（简写为MACH）器件，这对简化控制器的逻辑设计与实现至关重要；组合逻辑的控制器主要由程序计数器PC、指令寄存器IR、节拍发生器Timing、和时序控制信号产生部件MACH435（或MACH5）芯片等组成。 两种控制器主要线路都集中到一片高集成度MACH 器件中实现，其中MACH器件内部功能实现如图4。在MACH 芯片之外，还用到了确定微指令执行次序的一片Am2910 芯片，用作指令寄存器IR 的2 片8 位的寄存器电路，1 片传送IR 低位字节内容到内部总线IB 的开关门电路。指令寄存器接收从内存储器读出并传送到内部总线IB 的指令，其全部16 位输出送到MACH 芯片的输入引脚，其低8 位内容还要经一个开关门送到内部总线IB。 图4.在MACH芯片内实现32位的控